論文の概要: FinHardBench: Can LLMs Generate Latency-Aware Hardware for Financial Computing?
- arxiv url: http://arxiv.org/abs/2608.00909v1
- Date: Sun, 02 Aug 2026 00:30:13 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-08-04 15:07:25.005232
- Title: FinHardBench: Can LLMs Generate Latency-Aware Hardware for Financial Computing?
- Title（参考訳）: FinHardBench: LLMは、金融コンピューティングのためのレイテンシ対応ハードウェアを生成することができるか?
- Abstract要約: FinHardBenchは、33の金融コンピューティングタスクのベンチマークである。
本稿では,5-10ナノ秒のレイテンシが競合優位性を決定する金融FPGA設計の課題について検討する。
- 参考スコア（独自算出の注目度）: 17.336128109459377
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Can large language models generate not just correct, but fast hardware? This paper investigates the question in financial FPGA design, where 5-10 nanoseconds of latency determines competitive advantage and designs iterate continuously as protocols, strategies, and regulations evolve. FinHardBench, a benchmark of 33 financial computing tasks, is presented together with three experiments that mirror the real-world FPGA iteration cycle: generating new modules from specifications, tuning system-level configurations across a 6-stage trading pipeline, and adapting existing modules to specification changes. Evaluation of six LLMs on 1530+ experiment rounds yields three findings: (1) models achieve 19-61% functional correctness with timing degradation up to 13.7$\times$ on specific tasks; (2) in system-level design space exploration, top LLMs converge to the optimal configuration with higher reliability than random search, simulated annealing, and Bayesian optimization baselines (5/5 seeds vs. 0-4/5 at the same 24-round budget); (3) strategy-level specification changes remain unsolved for most models. Across the six models, generation and DSE rankings overlap moderately: the strongest code generator is not the fastest architecture optimizer, and the weakest code generator (MiniMax M2.7) still reaches the system optimum on 4 of 5 seeds. On the tasks in FinHardBench, difficulty tracks training data pattern availability more closely than abstraction level. FinHardBench is released as an open-source benchmark.
- Abstract（参考訳）: 大規模言語モデルは、単に正しいだけでなく、高速なハードウェアを生成することができるのか?
本稿では,5-10ナノ秒のレイテンシで競合優位性が決定され,プロトコルや戦略,規則が進化するにつれて設計が継続的に繰り返される,金融FPGA設計の課題について考察する。
33の金融コンピューティングタスクのベンチマークであるFinHardBenchは、実際のFPGAイテレーションサイクルを反映した3つの実験と共に発表された。仕様から新しいモジュールを生成し、6段階のトレーディングパイプラインをまたいだシステムレベルの設定をチューニングし、既存のモジュールを仕様変更に適応させる。
1530以上の実験ラウンドにおける6つのLCMの評価は、3つの結果をもたらす:(1)モデルがタイミング劣化で19-61%の関数的正当性を達成し、13.7$\times$を特定のタスクで達成し、(2)システムレベルの設計空間探索において、トップLSMはランダム検索よりも高い信頼性で最適な構成に収束し、シミュレートされたアニーリング、およびベイズ最適化ベースライン(同じ24ラウンド予算で5/5シード対0-4/5)、(3)戦略レベルの仕様変更は、ほとんどのモデルでは未解決のままである。
最強のコードジェネレータは最速のアーキテクチャオプティマイザではなく、最も弱いコードジェネレータ(MiniMax M2.7)は5つのシードのうち4つでシステム最適化に到達している。
FinHardBenchのタスクでは、抽象レベルよりもデータパターンの可用性のトレーニングが難しい。
FinHardBenchはオープンソースベンチマークとしてリリースされた。
関連論文リスト
- On the Limits of Machine-Learned Ranking for Modern Microarchitectural Policies [1.9175849355388896]
機械学習予測器はサイクルレベルのシミュレーションよりもはるかに高速にプロセッサ性能を推定する。
2つの設計形態でML予測器を4つ評価する。
論文 参考訳（メタデータ） (2026-08-02T06:55:43Z) - Differentiable Logic Gate Networks for Low-Latency EEG Classification on Edge Devices [0.0]
エッジデバイス上のリアルタイム脳波分類は、従来のニューラルネットワークの浮動小数点演算によってボトルネックとなる。
ハードウェアネイティブな代替品として、差別化可能なLogic Gate Networks(Diff-Logic)について検討した。
本研究は,資源制約型脳-コンピュータインタフェースの実践パラダイムとして,論理に基づくニューラルネットワークを構築した。
論文 参考訳（メタデータ） (2026-07-20T16:49:30Z) - Optimization Algorithms for Joint OFDM Waveform Design and RIS Configuration in 6G Networks: From Convex Relaxation to Foundation Models [1.9290392443571385]
2021年から2026年にかけて発行されたOFDMRIS最適化について調査した。
標準化されたベンチマークは存在せず、クロスペーパー比較は実現不可能である。
合成ベースのベンチマークデプロイメントから6つのオープンな課題が浮かび上がっている。
論文 参考訳（メタデータ） (2026-06-30T08:34:46Z) - Towards Fast and Effective Long Video Understanding of Multimodal Large Language Models via Adaptive Quasi-Gaussian Sampling [71.62893745623526]
ビデオフレーム選択は準ガウスサンプリングの問題である。
我々はAdaQと呼ばれる適応的でトレーニングなしのアプローチを提案する。
論文 参考訳（メタデータ） (2026-06-23T06:13:30Z) - Convergence Theory for Iterative LLM-Based Neural Architecture Search: A Parametric Cross-Entropy Framework with Closed-Form Proxy Reliability [48.83701310501069]
大規模言語モデル(LLM)は、反復型ニューラルアーキテクチャサーチ(NAS)におけるジェネレータとしてますます使われている。
我々は,LCM-NASを,実行可能プログラム上でのパラメトリッククロスエントロピー(CE)法としてモデル化する。
我々は,(1)エリートアーキテクチャの反復LEM微調整は,LLMファミリーに制限されたCE更新と同等であり,(2)期待されるアーキテクチャ品質はサイクル毎に単調に低下せず,(3)エリートセットの確率は幾何率で一定点に収束する,という6つの結果を示した。
論文 参考訳（メタデータ） (2026-05-28T15:45:19Z) - Agent Factories for High Level Synthesis: How Far Can General-Purpose Coding Agents Go in Hardware Optimization? [8.899459735174174]
本稿では,汎用符号化エージェントが高レベルのアルゴリズム仕様からハードウェア設計をいかに最適化できるかを実証研究する。
複数の自律的最適化エージェントの構築と調整を行う2段階パイプラインであるエージェントファクトリを導入する。
AMD Vitis HLS を用いた Claude Code (Opus4.5/4.6) を用いた HLS-Eval と Rodinia-HLS の 12 個のカーネルに対するアプローチの評価を行った。
論文 参考訳（メタデータ） (2026-03-26T17:57:50Z) - dInfer: An Efficient Inference Framework for Diffusion Language Models [54.80918957287927]
拡散に基づく大規模言語モデル (dLLM) は自己回帰(AR) LLM に代わる有望な代替品として登場した。
本稿では、dLLM推論のための効率的かつ効率的なフレームワークであるdInferについて述べる。
論文 参考訳（メタデータ） (2025-10-09T16:19:42Z) - S*: Test Time Scaling for Code Generation [55.11863577956177]
コード生成のための最初のハイブリッドテストタイムスケーリングフレームワークであるS*を提案する。
S*は生成されたコードのカバレッジと選択精度を大幅に改善する。
論文 参考訳（メタデータ） (2025-02-20T09:18:53Z) - How Far Are We on the Decision-Making of LLMs? Evaluating LLMs' Gaming Ability in Multi-Agent Environments [83.78240828340681]
GAMA($gamma$)-Benchは、マルチエージェント環境における大規模言語モデルのゲーム能力を評価するための新しいフレームワークである。
$gamma$-Benchは8つの古典ゲーム理論シナリオと、LSMの性能を評価するために特別に設計された動的スコアリングスキームを含んでいる。
以上の結果から, GPT-3.5は強い強靭性を示すが, 一般化性は限定的であり, Chain-of-Thoughtのような手法で拡張可能であることが示唆された。
論文 参考訳（メタデータ） (2024-03-18T14:04:47Z) - Learning Performance-Improving Code Edits [107.21538852090208]
本稿では,大規模言語モデル(LLM)を高レベルプログラム最適化に適用するためのフレームワークを提案する。
まず、競争力のある77,000以上のC++プログラミングサブミッションペアによる、人間のプログラマによるパフォーマンス改善編集のデータセットをキュレートする。
提案手法は,検索をベースとした少数ショットプロンプトとチェーン・オブ・シンクレットを提案し,その微調整には,自己再生に基づく性能条件付き生成と合成データ拡張が含まれる。
論文 参考訳（メタデータ） (2023-02-15T18:59:21Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。