論文の概要: Ising Acceleration for Multi-Robot Multi-Target Planning

• arxiv url: http://arxiv.org/abs/2608.06803v1
• Date: Fri, 07 Aug 2026 04:57:27 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-08-10 16:21:25.363331
• Title: Ising Acceleration for Multi-Robot Multi-Target Planning
• Title（参考訳）: マルチロボット多目的計画における高速化
• Authors: Ahmet Efe, Recep B. Uludag, Chris H. Kim, Ulya R. Karpuzcu,
• Abstract要約: 本稿では,マルチロボットマルチターゲット計画における低消費電力加速のためのCMOSイジングマシンの機能と限界について検討する。 本稿では,スピンマージ,量子化,スピン予算分岐を用いて,サブプロブレムをスピンおよび係数制限ハードウェアに適応させる新しいIsingベースの計画手法とマルチマッピングパイプラインを提案する。
• 参考スコア（独自算出の注目度）: 0.3009888538361211
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Ising machines are emerging as promising hardware for combinatorial optimization. With recent advances in CMOS Ising technology, they are becoming attractive as low-power accelerator systems for robotics, where energy is limited and combinatorial optimization arises in multiple forms. However, a hardware-aware analysis of where such chips fit within a robotics planning stack is still missing. This paper studies the capabilities and limitations of CMOS Ising machines for low-power acceleration in multi-robot multi-target planning. We analyze three planning layers---target sharing, tour construction, and pathfinding---using real 45-spin all-to-all connected CMOS Ising chips as representative devices. We propose new Ising-based planning methods and a multi-mapping pipeline that uses spin merging, coefficient quantization, and spin-budget branching to adapt subproblems to spin- and coefficient-limited hardware. Our results show that the proposed recursive target-sharing method naturally matches the Ising hardware, achieving up to 8,000x lower energy than a classical baseline. End to end, the Ising pipeline produces routes within 9% of a strong classical baseline at 130x lower energy, showing that compact CMOS Ising machines can be effective in selected parts of the planning stack.
• Abstract（参考訳）: イジングマシンは、組合せ最適化のための有望なハードウェアとして登場している。 近年のCMOSイジング技術の発展により、エネルギーの制限や組合せ最適化が複数形態で発生するロボットの低消費電力加速システムとして注目されている。 しかし、そのようなチップがロボティクスの計画スタックのどこに収まるかをハードウェアが認識する分析はいまだに欠けている。 本稿では,マルチロボットマルチターゲット計画における低消費電力加速のためのCMOSイジングマシンの機能と限界について検討する。 実際の45スピン全接続CMOSIsingチップを代表デバイスとして用いて, ターゲット共有, ツアー構成, パスフィニングの3つの計画層を解析した。 本稿では,スピンマージ,係数量子化,スピン予算分岐を用いて,サブプロブレムをスピンおよび係数制限ハードウェアに適応させる新しいIsingベースの計画手法とマルチマッピングパイプラインを提案する。 提案手法はIsingハードウェアと自然に一致し,従来のベースラインの最大8000倍の低エネルギーを実現している。 結局のところ、Isingパイプラインは130倍低エネルギーの強い古典的ベースラインの9%以内のルートを生成し、コンパクトなCMOSIsingマシンが計画スタックの選択部分に有効であることを示す。

関連論文リスト

• Low-power analogue neural networks with trainable nonlinear connections for continuous control [54.59241649882409]
  物理ニューラルネットワークはアナログデバイス物理を直接計算することで低消費電力の機械学習を約束する。 トレーニング可能な非線形関数を接続上に配置し、各物理接続を学習可能な計算要素とする。 その利点はタスク依存であり、物理的基盤の滑らかさから従うことが分かる。
  論文  参考訳（メタデータ） (2026-06-21T15:55:23Z)
• The More the Merrier: Running Multiple Neuromorphic Components On-Chip for Robotic Control [0.9503420085198421]
  視覚に基づくロボット制御のためのパイプラインの最初の例を示す。 すべてのコンポーネントが,最先端技術と競合するレイテンシで,ミリワット方式で同時動作可能であることを示す。 シミュレーションハードウェア上の等価ネットワークは、シミュレーションにおいてロボットアームプラグ挿入を達成し、パイプラインのコア要素を実際のロボットアームでテストする。
  論文  参考訳（メタデータ） (2026-02-14T12:39:15Z)
• Exploring the Potential of Wireless-enabled Multi-Chip AI Accelerators [2.2305608711864555]
  無線配線は、平均で10%、最大で20%のスピードアップにつながる可能性がある。 有線配線と無線配線の負荷分散の重要性を強調した。
  論文  参考訳（メタデータ） (2025-01-29T11:00:09Z)
• Simultaneous Contact-Rich Grasping and Locomotion via Distributed Optimization Enabling Free-Climbing for Multi-Limbed Robots [60.06216976204385]
  移動, 把握, 接触問題を同時に解くための効率的な運動計画フレームワークを提案する。 ハードウェア実験において提案手法を実証し, より短い計画時間で, 傾斜角45degで自由クライミングを含む様々な動作を実現できることを示す。
  論文  参考訳（メタデータ） (2022-07-04T13:52:10Z)
• Intelligent Trajectory Design for RIS-NOMA aided Multi-robot Communications [59.34642007625687]
  目的は,ロボットの軌道とNOMA復号命令を協調的に最適化することで,マルチロボットシステムにおける全軌道の総和率を最大化することである。 ARIMAモデルとDouble Deep Q-network (D$3$QN)アルゴリズムを組み合わせたML方式を提案する。
  論文  参考訳（メタデータ） (2022-05-03T17:14:47Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• 3-Regular 3-XORSAT Planted Solutions Benchmark of Classical and Quantum Heuristic Optimizers [0.30586855806896046]
  特定のコンピューティング集約的な課題に対処するための選択肢として、専用ハードウェアが登場した。 これらのプラットフォームには、デジタル論理の高効率ハードウェア実装から、新しいアルゴリズムを実装するアナログハードウェアの提案まで、多くの異なる特徴がある。 本研究では、解を効率的に見つけることができる線形方程式の特定のクラスの写像を用いて、これらの異なるアプローチのいくつかをベンチマークする。
  論文  参考訳（メタデータ） (2021-03-15T15:40:00Z)
• Dataflow Aware Mapping of Convolutional Neural Networks Onto Many-Core Platforms With Network-on-Chip Interconnect [0.0764671395172401]
  マシンインテリジェンス、特に畳み込みニューラルネットワーク(CNN)は、ここ数年で大きな研究領域となっている。 複数の同質なコアで構成される多コアプラットフォームは、データフローマッピングの労力の増大を犠牲にして、物理実装に関する制限を緩和することができる。 この作業は、最小限のランタイムと最小限のオフチップメモリアクセスに対して、最適化目標の異なるシングルコアレベルから始まる自動マッピング戦略を示す。 この戦略は、適切なマルチコアマッピング方式に拡張され、ネットワークオンチップ相互接続によるスケーラブルなシステムレベルシミュレーションを用いて評価される。
  論文  参考訳（メタデータ） (2020-06-18T17:13:18Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。