論文の概要: Witnessing the architecture of quantum circuits
- arxiv url: http://arxiv.org/abs/2608.13169v1
- Date: Thu, 13 Aug 2026 12:35:27 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-08-14 18:29:38.519064
- Title: Witnessing the architecture of quantum circuits
- Title（参考訳）: 量子回路のアーキテクチャのウィットネス化
- Abstract要約: 所定の量子回路アーキテクチャで対象のユニタリを実装できるかどうかを決定することは、量子情報の基本的な問題である。
ここでは、量子回路アーキテクチャの証人を定義するための一般的な枠組みを紹介し、特定の量子回路アーキテクチャによるユニタリ変換の不整合性を証明する。
結果として得られた証人は、ゲート数や回路深さなどの実装リソースの低い境界を示唆する、非互換性の実用的で定量的な証明を提供する。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Determining whether a target unitary can be implemented within a prescribed quantum circuit architecture is a fundamental problem in quantum information, with direct implications for optimisation and compilation of quantum circuits, and hardware-efficient quantum computation. While existing synthesis and compilation methods are primarily constructive, they generally do not provide rigorous certificates that a unitary cannot be realised using given implementation resources. Here we introduce a general framework to define quantum circuit architecture witnesses, which certify the incompatibility of a unitary transformation with a specified quantum circuit architecture. We formulate the witness construction as a semidefinite program by maximising the fidelity between the Choi state of the target unitary and those of tested circuits. The resulting witnesses provide practical and quantitative certificates of incompatibility, implying lower bounds on implementation resources such as the gate count or circuit depth, and can also be used experimentally to benchmark quantum devices by certifying that an implemented unitary channel goes beyond the capabilities of a given circuit architecture. For Clifford unitaries, we exploit the stabiliser formalism to reduce the construction to linear programming, enabling both more efficient numerical certification for circuits containing on the order of seven two-qubit gates, and analytical witnesses for some families of architectures made of an arbitrary number of gates.
- Abstract（参考訳）: 所定の量子回路アーキテクチャ内で対象のユニタリを実装できるかどうかを決定することは、量子回路の最適化とコンパイル、ハードウェア効率の量子計算に直接的な意味を持つ量子情報の基本的な問題である。
既存の合成法とコンパイル法は主に構成的であるが、それらは一般に、与えられた実装リソースを使ってユニタリが実現できない厳密な証明書を提供していない。
ここでは、量子回路アーキテクチャの証人を定義するための一般的な枠組みを紹介し、特定の量子回路アーキテクチャによるユニタリ変換の不整合性を証明する。
対象ユニタリのチェイ状態とテスト回路の忠実度を最大化することにより、証人構築を半確定プログラムとして定式化する。
結果として得られた証人は、ゲート数や回路深さなどの実装リソースの低い境界を示唆し、実装されたユニタリチャネルが所定の回路アーキテクチャの能力を超えることを証明することによって、量子デバイスをベンチマークするために実験的に使用することができる。
クリフォードユニタリーでは、線形プログラミングへの構築を安定化するために安定化器形式を利用し、7つの2ビットゲートの順序を含む回路のより効率的な数値証明と、任意の数のゲートからなるアーキテクチャの族に対する分析的証人の両方を可能にした。
関連論文リスト
- Verifiable quantum advantage in extremely low depth [52.51019642214249]
浅量子回路では解けない問題を格子ベースの仮定で解くのが困難である。
浅量子回路は、解を効率よく検証できる古典的な難題を解くのに十分な構造を持っていることを証明している。
論文 参考訳（メタデータ） (2026-09-01T15:54:34Z) - RH: An Architecture for Redesigning Quantum Circuits on Quantum Hardware Devices [6.959884576408311]
本稿では,量子ハードウェア上での大規模量子回路の再設計を実現するアーキテクチャを提案する。
ランダムな量子回路モジュールを標準のEQ-GANフレームワークにプリプションすることで、量子状態学習からユニタリ変換学習までその能力を拡張する。
論文 参考訳（メタデータ） (2024-12-30T12:05:09Z) - Profiling quantum circuits for their efficient execution on single- and multi-core architectures [1.7340157845783293]
本研究では,量子ビット相互作用グラフとゲート依存性グラフから抽出したグラフ理論に基づくメトリクスを紹介する。
量子ビット相互作用とゲート依存性グラフの両方に根ざしたパラメータ間の接続と、量子回路マッピングのパフォーマンス指標を明らかにする。
論文 参考訳（メタデータ） (2024-07-17T15:08:50Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - Single-Round Proofs of Quantumness from Knowledge Assumptions [41.94295877935867]
量子性の証明は、効率的な量子コンピュータが通過できる、効率よく検証可能な対話型テストである。
既存のシングルラウンドプロトコルは大きな量子回路を必要とするが、マルチラウンドプロトコルはより小さな回路を使用するが、実験的な中間回路測定を必要とする。
我々は、既存の知識仮定に基づいて、量子性の効率的なシングルラウンド証明を構築した。
論文 参考訳（メタデータ） (2024-05-24T17:33:10Z) - Distributed quantum architecture search [0.0]
ニューラルネットワークにインスパイアされた変分量子アルゴリズムは、量子コンピューティングにおいて新しいアプローチとなっている。
量子アーキテクチャ探索は、ゲートパラメータとともに回路構造を調整することでこの問題に対処し、高性能回路構造を自動的に発見する。
そこで我々は,特定の量子ビット接続を伴う相互接続型量子処理ユニットのための分散量子回路構造を自動設計することを目的とした,エンドツーエンドの分散量子アーキテクチャ探索フレームワークを提案する。
論文 参考訳（メタデータ） (2024-03-10T13:28:56Z) - Quantum circuit debugging and sensitivity analysis via local inversions [62.997667081978825]
本稿では,回路に最も影響を及ぼす量子回路の断面をピンポイントする手法を提案する。
我々は,IBM量子マシン上に実装されたアルゴリズム回路の例に応用して,提案手法の実用性と有効性を示す。
論文 参考訳（メタデータ） (2022-04-12T19:39:31Z) - Circuit Symmetry Verification Mitigates Quantum-Domain Impairments [69.33243249411113]
本稿では,量子状態の知識を必要とせず,量子回路の可換性を検証する回路指向対称性検証を提案する。
特に、従来の量子領域形式を回路指向安定化器に一般化するフーリエ時間安定化器(STS)手法を提案する。
論文 参考訳（メタデータ） (2021-12-27T21:15:35Z) - Depth-efficient proofs of quantumness [77.34726150561087]
量子性の証明は、古典的検証器が信頼できない証明器の量子的利点を効率的に証明できる挑戦応答プロトコルの一種である。
本稿では、証明者が量子回路を一定深度でしか実行できない量子性構成の証明を2つ与える。
論文 参考訳（メタデータ） (2021-07-05T17:45:41Z) - Handling Non-Unitaries in Quantum Circuit Equivalence Checking [4.265279817927261]
量子コンピュータは、古典計算と量子計算の相互作用がリアルタイムで起こりうるレベルに達している。
これは、新しいより広範な量子回路、すなわち動的量子回路の出現を意味している。
シミュレーション、コンパイル、検証といった設計タスクに新たな課題をもたらす、幅広い利用可能なコンピューティングプリミティブを提供する。
論文 参考訳（メタデータ） (2021-06-02T12:04:56Z) - Verifying Results of the IBM Qiskit Quantum Circuit Compilation Flow [7.619626059034881]
本稿では,量子回路等価性チェックのための効率的な手法を提案する。
提案方式では,数万の操作を数秒以下で行う大規模回路インスタンスの検証が可能となる。
論文 参考訳（メタデータ） (2020-09-04T19:58:53Z) - QUANTIFY: A framework for resource analysis and design verification of
quantum circuits [69.43216268165402]
QUINTIFYは、量子回路の定量的解析のためのオープンソースのフレームワークである。
Google Cirqをベースにしており、Clifford+T回路を念頭に開発されている。
ベンチマークのため、QUINTIFYは量子メモリと量子演算回路を含む。
論文 参考訳（メタデータ） (2020-07-21T15:36:25Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。