論文の概要: RushHour: A Dynamically Reconfigurable Lattice-Surgery Architecture
- arxiv url: http://arxiv.org/abs/2608.18985v1
- Date: Wed, 19 Aug 2026 14:51:15 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-08-20 20:13:55.431873
- Title: RushHour: A Dynamically Reconfigurable Lattice-Surgery Architecture
- Title（参考訳）: RushHour: 動的に再構成可能なLattice-Surgeryアーキテクチャ
- Abstract要約: 本稿では、アンシラ空間の効率的な再構成、資源状態のジャスト・イン・タイム割り当て、論理量子ビットの動的回転を可能にする動的LSを提案する。
ハードウェア・コンパイラの共同設計によりRushHourを用いた動的LSを実現する。
最小のチップでは、ベンチマークの86%がRushHourでしか動作しないが、既存のアプローチでは1.2-3.5$times$大きなチップを必要とする。
- 参考スコア（独自算出の注目度）: 40.10865338207471
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Practical fault-tolerant quantum computing (FTQC) requires efficient lattice surgery (LS), so that large algorithms fit on resource-constrained quantum chips. Existing approaches, however, are rigid: qubits, routing space, and resource states are allocated ahead of execution, which prevents running on small chips, leaves statically scheduled executions with large time overheads, and fixes each design at a single area of the space-time trade-off. We present dynamic LS, which enables efficient reconfiguration of the ancilla space, just-in-time allocation of resource states, and dynamic rotations of logical qubits, thereby spanning the entire space-time trade-off with a single, unified approach. We realize dynamic LS with RushHour through a hardware-compiler co-design: the RushHour ISA formalizes and programs our dynamic lattice model, the Lattice Management Unit abstracts dynamic lattice management and performs efficient lattice reconfiguration, and the RushHour Compiler compiles logical circuits for physical chips into optimized ISA programs while pipelining instructions. We evaluate RushHour against six state-of-the-art compilers and two resource models. On the smallest chips, 86% of benchmarks run only with RushHour, while existing approaches require 1.2-3.5$\times$ larger chips. On space-constrained early-FTQC chips, RushHour runs a median 2.0-7.2$\times$ faster than the best feasible alternative, while achieving results comparable to the state of the art on very large chips. RushHour's constructive results run 4.8$\times$ from an idealized-machine resource limit.
- Abstract（参考訳）: 現実的なフォールトトレラント量子コンピューティング(FTQC)は、リソース制約の量子チップに大規模なアルゴリズムが適合するように、効率的な格子手術(LS)を必要とする。
キュービット、ルーティングスペース、リソース状態は実行前に割り当てられ、小さなチップ上での動作を防ぎ、静的にスケジュールされた実行を大きな時間オーバーヘッドで残し、各設計を時空トレードオフの単一領域で修正する。
本稿では,アシラ空間の効率的な再構成,資源状態のジャスト・イン・タイム割り当て,論理量子ビットの動的回転を可能にする動的LSについて述べる。
RushHour ISAは我々の動的格子モデルを形式化しプログラムし、Lattice Management Unitは動的格子管理を抽象化し、効率的な格子再構成を行い、RushHour Compilerは物理チップ用の論理回路を最適化ISAプログラムにパイプライン化しながらコンパイルする。
我々はRushHourを6つの最先端コンパイラと2つのリソースモデルに対して評価する。
最小のチップでは、ベンチマークの86%がRushHourでしか動作しないが、既存のアプローチでは1.2-3.5$\times$大きなチップを必要とする。
宇宙制約の早期FTQCチップでは、RushHourは最高の実現可能な代替品よりも中央値の2.0-7.2$\times$を走らせ、非常に大きなチップで最先端に匹敵する結果を達成している。
RushHourのコンストラクティブな結果は、理想化されたマシンリソース制限から4.8$\times$を実行します。
関連論文リスト
- Architecting Early Fault Tolerant Neutral Atoms Systems with Quantum Advantage [3.470681946214809]
我々は、論理演算を並列化するために中性原子の再構成可能な接続を利用するテレポーテーションに基づくスキームを導入する。
提案手法は,余分な空間コストで抽出器アーキテクチャの3倍の高速化を実現する。
私たちのスピードアップは依然として適用され、成功確率とともに正確な時空コストが報告されます。
論文 参考訳（メタデータ） (2026-04-21T17:57:43Z) - General circuit compilation protocol into partially fault-tolerant quantum computing architecture [0.0]
本研究では,時空効率的なアナログ回転(STAR)アーキテクチャのための回路実行プロトコルを提案する。
本プロトコルは,資源状態生成の並列的な試行と,共同測定のより頻繁な試行により,そのような時間のオーバーヘッドを低減することを目的としている。
論文 参考訳（メタデータ） (2026-03-18T07:08:56Z) - AdaFuse: Accelerating Dynamic Adapter Inference via Token-Level Pre-Gating and Fused Kernel Optimization [84.25316984309725]
動的スパース構造とパラメータ効率のよいアダプタ(例えばLoRA)の統合は、大規模言語モデル(LLM)を拡張するための強力な技術である。
計算負荷は最小限に抑えられるが、計算のレイテンシが急上昇し、復号速度が2.5倍以上遅くなる。
AdaFuseはアルゴリズムと基盤となるハードウェアシステムとの緊密な協調設計に基づいて構築されたフレームワークで、効率的な動的アダプタ実行を実現する。
論文 参考訳（メタデータ） (2026-03-12T12:46:42Z) - Batched high-rate logical operations for quantum LDPC codes [2.722479714583866]
高速量子LDPC符号は、多くの論理量子ビットを物理量子ビットの1ブロックに密に詰め込むことで、メモリオーバーヘッドを低減する。
我々はこの概念を高速な計算に拡張し、多数のコードブロックに同じ論理ゲートを並列に適用する、Emphbatched Fault-tolerant演算を構築した。
論文 参考訳（メタデータ） (2025-10-07T17:26:10Z) - Flexiffusion: Training-Free Segment-Wise Neural Architecture Search for Efficient Diffusion Models [50.260693393896716]
拡散モデル(DM)は高忠実度画像を生成できる強力な生成モデルであるが、高い計算コストで制約される。
我々は、事前訓練されたパラメータを変更することなく、生成スケジュールとモデルアーキテクチャを協調的に最適化する、トレーニング不要なNASフレームワークFlexiffusionを提案する。
我々の研究は、品質を犠牲にすることなく高速DMを検索するための資源効率の良いパラダイムを開拓した。
論文 参考訳（メタデータ） (2025-06-03T06:02:50Z) - InTAR: Inter-Task Auto-Reconfigurable Accelerator Design for High Data Volume Variation in DNNs [5.762543012823378]
InTARはFPGA上のHDVアプリケーションのための新しいアクセラレータ設計手法である。
回路設計の前に決定された静的スケジュールで実行パターンを自動的に切り替える。
InTARは、少ないリソースと低い再構成時間で高いクロック周波数を達成する。
論文 参考訳（メタデータ） (2025-02-12T21:43:51Z) - FusionLLM: A Decentralized LLM Training System on Geo-distributed GPUs with Adaptive Compression [55.992528247880685]
分散トレーニングは、システム設計と効率に関する重要な課題に直面します。
大規模深層ニューラルネットワーク(DNN)のトレーニング用に設計・実装された分散トレーニングシステムFusionLLMを提案する。
本システムと手法は,収束性を確保しつつ,ベースライン法と比較して1.45～9.39倍の高速化を実現可能であることを示す。
論文 参考訳（メタデータ） (2024-10-16T16:13:19Z) - Compilation of Trotter-Based Time Evolution for Partially Fault-Tolerant Quantum Computing Architecture [0.6449786007855248]
2次元ハバードモデルハミルトンの時間発展をシミュレーションする効率的な方法を提案する。
解析の結果, 単純直列コンパイルに比べて10倍以上の高速化が得られた。
物理誤差率が$p_rm phys = 10-4$のデバイスの場合、地上でのエネルギー推定を高速化するためには、およそ6.5倍 104$ の物理量子ビットが必要であると推定する。
論文 参考訳（メタデータ） (2024-08-27T10:07:34Z) - Latency-aware Unified Dynamic Networks for Efficient Image Recognition [72.8951331472913]
LAUDNetは動的ネットワークの理論的および実用的な効率ギャップを橋渡しするフレームワークである。
3つの主要な動的パラダイム - 適応型計算、動的層スキップ、動的チャネルスキップ - を統合している。
これにより、V100,3090やTX2 GPUのようなプラットフォーム上で、ResNetのようなモデルの遅延を50%以上削減できる。
論文 参考訳（メタデータ） (2023-08-30T10:57:41Z) - RESPECT: Reinforcement Learning based Edge Scheduling on Pipelined Coral
Edge TPUs [12.952987240366781]
本研究は、最適化アルゴリズムの挙動を学習する強化学習(RL)に基づくスケジューリングフレームワークを提案する。
RLは、実行時のオーバーヘッドを短くすることで、ほぼ最適のスケジューリング結果を生成する。
我々のフレームワークは、商用コンパイラ上での実世界のオンチップランタイム推論速度アップを最大$sim2.5times$で実証しています。
論文 参考訳（メタデータ） (2023-04-10T17:22:12Z) - Towards Optimal VPU Compiler Cost Modeling by using Neural Networks to
Infer Hardware Performances [58.720142291102135]
VPUNN"は低レベルのタスクプロファイリングに基づいてトレーニングされたニューラルネットワークベースのコストモデルである。
これは、IntelのVPUプロセッサのラインにおける最先端のコストモデリングよりも一貫して優れている。
論文 参考訳（メタデータ） (2022-05-09T22:48:39Z) - CoSA: Scheduling by Constrained Optimization for Spatial Accelerators [1.9149970150912705]
我々は、Deep Neural Networks(DNN)アクセラレーターをスケジューリングするための制約最適化に基づくアプローチであるCoSAを提案する。
探索空間をナビゲートするデザイナの手法や反復的な手法に依存する既存のアプローチとは対照的に、CoSAはスケジューリング決定を制約最適化問題として表現している。
CoSA生成スケジュールは、最大2.5xの幾何学平均で最先端のアプローチを大幅に上回ることを実証します。
論文 参考訳（メタデータ） (2021-05-05T07:17:25Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。