論文の概要: RACE-AIMC: Selective Inference for Heterogeneous Analog In-Memory Accelerators at the Edge

• arxiv url: http://arxiv.org/abs/2609.03149v1
• Date: Wed, 02 Sep 2026 20:30:32 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-09-04 18:28:38.855903
• Title: RACE-AIMC: Selective Inference for Heterogeneous Analog In-Memory Accelerators at the Edge
• Title（参考訳）: RACE-AIMC:エッジにおける異種アナログインメモリ加速器の選択推論
• Abstract要約: 本稿では,推測よりも統計による選択を解消するフレームワークであるRAS-AIMCを紹介する。 RACE-AIMCは、物理加速器のプールを研究し、与えられたエネルギー予算に対して最高の加速器を選び、その加速器がどれくらいの頻度で間違っているかという数学的に正確な上限を計算する。 結果のシステムはクリーンなデジタルベースラインの精度と一致し、プール内の全ての加速器を常に走らせるのに対して、モデル化されたエネルギー使用量を69.02%削減した。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Analog in-memory computing (AIMC) speeds up neural-network inference by doing the arithmetic directly inside a memory array, instead of shuttling weights back and forth between memory and a processor. This saves energy, but the physical devices that store the weights are imperfect: programming errors, electrical noise, limited-resolution converters, and outright broken cells all distort the computation, and every physical chip is distorted in its own way. A designer with several such chips available faces an uncomfortable choice: run all of them and combine the answers (safe, but wasteful of energy), or trust a single chip blindly (cheap, but with no guarantee on how often it is wrong). This paper introduces RACE-AIMC (Risk-Aware Certified Ensemble for AIMC), a framework that resolves this choice with statistics rather than guesswork. Offline, RACE-AIMC studies a pool of physical accelerators, picks the single best one for a given energy budget, and computes a mathematically exact upper bound on how often that accelerator will be wrong when it chooses to answer. Online, only that one accelerator is switched on; a lightweight check decides whether to accept its answer or defer to a fallback. In our simulations using a noisy weight mapping and multiple independent test runs, every certified bound stayed under a 10% error target (mean bound 7.83% +- 0.89%, with 70.88% +- 0.98% of inputs answered directly). The resulting system matches the accuracy of a clean digital baseline while cutting modeled energy use by 69.02% relative to always running every accelerator in the pool.
• Abstract（参考訳）: アナログインメモリコンピューティング(AIMC)は、メモリとプロセッサ間の重みを前後にシャットダウンするのではなく、メモリアレイ内で直接演算することで、ニューラルネットワークの推論を高速化する。 プログラミングエラー、電気ノイズ、リミテッドレゾリューションコンバータ、そしてアウトライトの壊れたセルはすべて計算を歪ませ、すべての物理チップは独自の方法で歪められる。 それらすべてを実行して、答えを(安全だがエネルギーの無駄な)組み合わせたり、単一のチップを盲目的に信頼する(ただし、どれだけの頻度で間違いを犯すかは保証されていない)。 本稿では,AIMC (Risk-Aware Certified Ensemble for AIMC) について紹介する。 RACE-AIMCは、物理加速器のプールを研究し、与えられたエネルギー予算に対して最高の加速器を選び、その加速器が答える頻度について数学的に正確な上限を計算する。 ライトウェイトチェックは、その回答を受け入れるか、フォールバックを延期するかを決定する。 ノイズの多いウェイトマッピングと複数の独立テスト実行を用いたシミュレーションでは、認定済み境界は10%の誤差目標(平均7.83%+-0.89%、直接回答は70.88%+-0.98%)に留まった。 結果のシステムはクリーンなデジタルベースラインの精度と一致し、プール内の全ての加速器を常に走らせるのに対して、モデル化されたエネルギー使用量を69.02%削減した。

関連論文リスト

• On the Design of Qwen3.8-Next Architecture: Evaluation, Efficiency, and Training Stability [57.03393882933515]
  Qwen3.8-Flash-Nextは125Bパラメータ、トークンあたり6Bアクティベートされ、加速器から保持されるn-gram埋め込みテーブルの51Bパラメータを持つスパースミックス・オブ・エキスパートモデルである。 トレーニング前の14のベンチマークでは、このモデルは前モデルの397B-A17Bを8点、残りを少なくとも2.6ポイント、アクティベートされたパラメータが1/3、トレーニングトークンが1/3、トレーニング用FLOPが1/9であった。
  論文  参考訳（メタデータ） (2026-08-31T06:35:07Z)
• Physics-Direct FPGA Tooth-Contact Computation for Deterministic Gear Digital Twins [3.451964963586459]
  Gear Digital twins, hardware-in-the-loop rigs, and active vibration control closed a loop around the instantaneous tooth-contact state, demand asolvr that real-time, deterministic and embeddeddable。 代わりに、閉形式の接触物理(接触点の局所化、主曲率抽出、楕円解)を直接分岐のない固定点FPGAデータパスに圧縮する。
  論文  参考訳（メタデータ） (2026-08-28T01:12:25Z)
• Benchmarking Quantum Machine Learning for Power-System Attack Detection: Evaluation Choices Decide the Outcome Before the Models Do [0.0]
  我々は、チューニングされた古典モデルに対する電力システムサイバーアタックのための機械学習検出器をベンチマークする。 ベンチマークの回答は、モデルの前に評価者の選択によって設定される。 正の制御では、正確さはnullである: ラベルはパイプラインではなくパイプラインである。
  論文  参考訳（メタデータ） (2026-08-16T08:32:39Z)
• Mixed-Precision Training and Compilation for RRAM-based Computing-in-Memory Accelerators [0.8708298560474775]
  CIMアーキテクチャのための混合精度トレーニングおよびコンパイルフレームワークを提案する。 最大の課題は巨大な検索スペースであり、優れた量子化パラメータを見つけるのが難しくなる。 最良の場合、我々の手法は既存の最先端ソリューションよりも2.48倍のスピードアップを達成し、精度の損失は0.086%である。
  論文  参考訳（メタデータ） (2026-01-29T13:54:55Z)
• GENIUS: An Agentic AI Framework for Autonomous Design and Execution of Simulation Protocols [32.505127447635864]
  GENIUSは、スマート量子ESPRESSO知識グラフと有限状態エラー回復マシンによって管理される大規模言語モデルの階層構造を融合するAIエージェントワークフローである。 GENIUSは、フリーフォームの人為的なプロンプトを検証済みの入力ファイルに変換し、295の多様なベンチマークの80%の$approxで実行し、76%が自律的に修復され、成功は指数関数的に7%のベースラインに崩壊する。 このフレームワークは、プロトコル生成、検証、修復をインテリジェントに自動化して電子構造DFTシミュレーションを民主化し、大規模なスクリーニングとICME設計ループを世界中の学界や業界に開放する。
  論文  参考訳（メタデータ） (2025-12-06T11:28:35Z)
• INC: An Indirect Neural Corrector for Auto-Regressive Hybrid PDE Solvers [61.84396402100827]
  本稿では,学習した補正を支配方程式に統合する間接ニューラルコレクタ(mathrmINC$)を提案する。 $mathrmINC$は、$t-1 + L$の順番でエラー増幅を減らし、$t$はタイムステップ、$L$はリプシッツ定数である。 大規模なベンチマークで$mathrmINC$をテストし、1Dカオスシステムから3D乱流まで、多くの異なる解法、神経バックボーン、テストケースをカバーした。
  論文  参考訳（メタデータ） (2025-11-16T20:14:28Z)
• Dynamic neural network with memristive CIM and CAM for 2D and 3D vision [57.6208980140268]
  本稿では,memristor を用いた意味記憶に基づく動的ニューラルネットワーク (DNN) を提案する。 ネットワークは、受信したデータとセマンティックベクターとして格納された過去の経験を関連付ける。 MNISTとModelNetのデータセットから画像と3Dポイントを分類するために、ResNetとPointNet++の40nmのmemristorマクロを用いて、我々の共同設計を検証する。
  論文  参考訳（メタデータ） (2024-07-12T04:55:57Z)
• Finding Transformer Circuits with Edge Pruning [71.12127707678961]
  自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。 本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。 その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
  論文  参考訳（メタデータ） (2024-06-24T16:40:54Z)
• STAT: Shrinking Transformers After Training [72.0726371426711]
  微調整なしで変圧器モデルを作成するための簡単なアルゴリズムSTATを提案する。 STATは、次の層の重みを補正して精度を保ちながら、注意頭とニューロンの両方をネットワークから排除する。 われわれのアルゴリズムは、BERTを圧縮するのに数分を要し、単一のGPUを用いて7Bパラメータを持つモデルを圧縮するのに3時間もかからない。
  論文  参考訳（メタデータ） (2024-05-29T22:59:11Z)
• Pruning random resistive memory for optimizing analogue AI [54.21621702814583]
  AIモデルは、エネルギー消費と環境持続可能性に前例のない課題を提示する。 有望な解決策の1つは、アナログコンピューティングを再考することである。 ここでは、構造的塑性に着想を得たエッジプルーニングを用いたユニバーサルソリューション、ソフトウェア・ハードウエアの共設計について報告する。
  論文  参考訳（メタデータ） (2023-11-13T08:59:01Z)
• One-Shot Online Testing of Deep Neural Networks Based on Distribution Shift Detection [0.6091702876917281]
  本研究では,1つのテストベクタのみを用いて,暗黙のクロスバー上で高速化されたNNをテストできるエミフォン・ショット・テスト手法を提案する。 私たちのアプローチは、いくつかの大きなトポロジにまたがる100%のフォールトカバレッジを一貫して達成できます。
  論文  参考訳（メタデータ） (2023-05-16T11:06:09Z)
• Single-Shot Optical Neural Network [55.41644538483948]
  深層ニューラルネットワークに必要な計算資源を削減するために,「重定常」アナログ光学・電子ハードウェアが提案されている。 我々は、スケーラブルで1層当たり単発の重み付き光学プロセッサを提案する。
  論文  参考訳（メタデータ） (2022-05-18T17:49:49Z)
• Edge AI without Compromise: Efficient, Versatile and Accurate Neurocomputing in Resistive Random-Access Memory [0.0]
  我々は,RRAM CIMを用いた最初のマルチモーダルエッジAIチップであるNeuRRAMを提案する。 計算ビット精度の異なる先行技術よりも, 5 倍のエネルギー効率を 5 倍から 8 倍に向上することを示す。 この作業は、高度に効率的で再構成可能なエッジAIハードウェアプラットフォームを構築するための道を開くものだ。
  論文  参考訳（メタデータ） (2021-08-17T21:08:51Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。