論文の概要: FoldNTT: A Multiplier- and Twiddle-Lean NTT Core with Formally Verified Arithmetic for Proth Primes
- arxiv url: http://arxiv.org/abs/2609.06412v1
- Date: Sun, 06 Sep 2026 06:09:50 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-09-12 05:41:30.173192
- Title: FoldNTT: A Multiplier- and Twiddle-Lean NTT Core with Formally Verified Arithmetic for Proth Primes
- Title（参考訳）: FoldNTT: マルチプライヤおよびツイドルリーNTTコアによるプロプライマーの算術的形式検証
- Abstract要約: FoldNTTはRadix-2NTTアクセラレータ(TCHES 2022)の再設計である
完全にオープンな流れでArtix-7では、バタフライあたり3>1 DSP48、フルコアのFmaxで保存されたツイドルビットが約4%である。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by-nc-sa/4.0/
- Abstract: Hardware for lattice-based post-quantum cryptography spends a large share of its area on the number-theoretic transform (NTT), dominated by modular multipliers and twiddle storage. FoldNTT is a redesign of the released radix-2 CFNTT accelerator (TCHES 2022) for the Falcon / FN-DSA prime q = 12289 with one hardware multiplier per butterfly instead of three and about half the stored twiddle constants. The Proth shape q = 3*2^12 + 1 turns modular reduction into shift-and-add K-RED folds, and the bit-reversed twiddle table obeys w[N/2+j] = psi*w[j], so half the table is derived without a multiplier. Checking the released RTL against the mathematics also exposed a bug: its inverse transform omits a per-stage halving and returns 2^10*x, which the retrofit corrects. Every arithmetic block is proven by exact-width SMT and compositional SymbiYosys proofs, control-safety invariants by k-induction; the proofs are mutation-tested and the composed transform is validated by simulation, all rerun by CI. On Artix-7 in a fully open flow, the retrofit costs 3->1 DSP48 per butterfly and -50% stored twiddle bits at a whole-core Fmax cost of about 4% (best of three seeds; within the seed-to-seed spread), measured on the released datapath driven by a controller we reconstructed (the reference FSM was never released) and validated by full-core simulation; a sequential core with our own controller builds to a timing-gated Basys-3 bitstream.
- Abstract（参考訳）: 格子ベースのポスト量子暗号のハードウェアは、モジュラ乗算器とツイドルストレージが支配する数値理論変換(NTT)に領域の大部分を割いている。
FoldNTTは、ファルコン/FN-DSA素数 q = 12289のラディックス-2 CFNTTアクセラレーター(TCHES 2022)の再設計であり、3つと約半分の格納されたツイドル定数ではなく、バタフライあたりのハードウェア乗算器が1つある。
プロス形状 q = 3*2^12 + 1 はモジュラー還元をシフト・アンド・加算 K-RED に変換し、ビット反転トワイドルテーブルは w[N/2+j] = psi*w[j] に従うので、テーブルの半分は乗数なしで導出される。
その逆変換はステージあたりの半減期を省略し、2^10*x を返す。
全ての算術ブロックは、正確な幅の SMT と合成SymbiYosys 証明、k-インダクションによる制御安全不変量によって証明され、証明は変異テストされ、合成変換はシミュレーションによって検証され、全て CI によって再実行される。
Artix-7は、完全にオープンなフローで、バタフライあたり3～1DSP48、全コアFmaxで保存されたトワイドルビットを約4%(種から種まで種まで3つ)、再構成したコントローラによって駆動されるリリースデータパスで測定され(参照FSMはリリースされていない)、フルコアシミュレーションによって検証される。
関連論文リスト
- Muon-C: Operator-Aligned Muon for Convolutional Kernels [5.886986014593717]
周波数ワイドチャネル転送行列としてカーネル運動量を表す演算子アラインメントであるMuonを導入する。
ブロック分割とフーリエ座標を組み合わせることで新しい幾何学が生まれることを示す。
Muon-C は 40k イテレーションで 9.87 FID に達し、Unfolded Muon は 22.26、Adam は 51.31 である。
論文 参考訳（メタデータ） (2026-09-09T03:45:44Z) - Formally Verified Synthesizable Floating-Point Data Types in ARCH HDL [0.0]
本稿では,ARCHのための一級IEEE-754 binary32 (FP32) と bfloat16 (BF16) 演算の設計とエンドツーエンド検証について報告する。
論文 参考訳（メタデータ） (2026-07-26T15:26:00Z) - Flash EQ-Linear: Accelerating Equivariant Linear Layers via Group-wise Discrete Fourier Transform [65.89510337046077]
等変ネットワークは、ウェイトシェアリングを通じて構造的先行として幾何学的対称性を埋め込む。
既存の実装では、構造化された重みを高密度な行列に展開し、それらを一般的な高密度なカーネルにディスパッチする。
これは、同変ネットワークが3つの軸を同時に持つ非同変ネットワークを厳密に支配するのは、これが初めてである。
論文 参考訳（メタデータ） (2026-07-23T12:45:21Z) - Circuit Synchronization Precedes Generalization: Causal Evidence from Fourier Structure in Grokking Transformers [0.0]
グロキングは、モジュラー演算の変圧器が突然、近チャンスからほぼ完璧な検証精度に遷移する場所である。
本稿では、フーリエ回路同期のための周波数同期デグレ(FSD: Frequency Synchronization Degree)について述べる。
論文 参考訳（メタデータ） (2026-06-11T06:52:10Z) - A Dual Metastable-State Encoding Architecture for Quantum Processing with $^{171}\mathrm{Yb}$ Atom Arrays [2.395322322502338]
中性原子配列はスケーラブルな量子ビットレジスタ、長いコヒーレンス時間、フレキシブルな光制御、強いライドバーグによる絡み合い相互作用を組み合わせたものである。
フォールトトレラントな量子誤差補正(QEC)は、繰り返しの中間回路の測定とアンシラ量子ビットのリセットを必要とする。
2つの独立量子ビット部分空間を利用する171mathrmYb$原子の双対準安定状態量子ビット符号化を提案する。
論文 参考訳（メタデータ） (2026-06-07T04:55:40Z) - Enabling AI ASICs for Zero Knowledge Proof [11.378705983214388]
MORPHは、AI-ASIC実行に合わせてZKPカーネルを再構成するフレームワークである。
我々は,ZKPカーネルをAI-ASIC実行に合わせて再構成する最初のフレームワークであるMORPHを提案する。
論文 参考訳（メタデータ） (2026-04-20T05:00:47Z) - BPDQ: Bit-Plane Decomposition Quantization on a Variable Grid for Large Language Models [56.504879072674015]
本稿では,ビットプレーンとスカラー係数による可変量子化グリッドを構成するビットプレーン分解量子化(BPDQ)を提案する。
BPDQは、1つのGTX 3090上でQwen2.5-72Bを83.85%のGSM8Kの精度で提供できる(ただし16ビットでは90.83%)。
論文 参考訳（メタデータ） (2026-02-04T02:54:37Z) - FFT-Accelerated Auxiliary Variable MCMC for Fermionic Lattice Models: A Determinant-Free Approach with $O(N\log N)$ Complexity [52.3171766248012]
量子多体系のシミュレーションを劇的に高速化するマルコフ連鎖モンテカルロ(MCMC)アルゴリズムを導入する。
我々は,量子物理学のベンチマーク問題に対するアルゴリズムの有効性を検証し,既知の理論結果を正確に再現する。
我々の研究は、大規模確率的推論のための強力なツールを提供し、物理学に着想を得た生成モデルのための道を開く。
論文 参考訳（メタデータ） (2025-10-13T07:57:21Z) - Mixture-of-Modules: Reinventing Transformers as Dynamic Assemblies of Modules [96.21649779507831]
そこで我々は,Mix-of-modules (MoM) と呼ばれる新しいアーキテクチャを提案する。
MoMは、任意の層がその位置に関係なくトークンを計算することができるという直感によって動機付けられている。
MoMはトランスフォーマーのための統一されたフレームワークを提供するだけでなく、冗長性を減らすための柔軟で学習可能なアプローチを提供する。
論文 参考訳（メタデータ） (2024-07-09T08:50:18Z) - Density Matrix Renormalization Group with Tensor Processing Units [0.0]
GoogleのProcessing Units(TPU)は、機械学習ワークロードの高速化とスケールアップに特化した集積回路である。
本研究では、局所量子多体ハミルトニアンの基底状態を計算するための強力な数値的アプローチである密度行列再正規化群(DMRG)の高速化とスケールアップにTPUを用いることを実証する。
論文 参考訳（メタデータ） (2022-04-12T10:40:14Z) - I-BERT: Integer-only BERT Quantization [78.43819756382103]
トランスフォーマーモデルのための新しい量子化手法であるI-BERTを提案する。
I-BERTは浮動小数点演算なしでエンドツーエンドの整数のみのBERT推論を実行する。
いずれの場合も,I-BERTは全精度ベースラインと同等(かつ若干高い)精度が得られた。
論文 参考訳（メタデータ） (2021-01-05T02:42:58Z) - HAWQV3: Dyadic Neural Network Quantization [73.11579145354801]
現在の低精度量子化アルゴリズムは、浮動小数点から量子化された整数値への変換の隠れコストを持つことが多い。
HAWQV3は、新しい混合精度整数のみの量子化フレームワークである。
論文 参考訳（メタデータ） (2020-11-20T23:51:43Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。