論文の概要: NAQsim: Full-Stack Architecture Simulation Framework for Fast and Space-Efficient Neutral Atom Quantum Computing
- arxiv url: http://arxiv.org/abs/2609.14478v1
- Date: Sun, 13 Sep 2026 12:34:19 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-09-16 07:15:05.821148
- Title: NAQsim: Full-Stack Architecture Simulation Framework for Fast and Space-Efficient Neutral Atom Quantum Computing
- Title(参考訳): NAQsim: 高速で空間効率の良い中性原子量子コンピューティングのためのフルスタックアーキテクチャシミュレーションフレームワーク
- Abstract要約: ニュートラル原子量子コンピューティングプラットフォームのためのオープンソースのシミュレーションフレームワークであるNAQsimを提案する。
NAQsimはパフォーマンスボトルネックを調査する機会を開放する、詳細なフルスタックアーキテクチャ評価を可能にする。
D3-ROTは1つのボトルネックだけで2.27倍のスピードアップを達成する。
- 参考スコア(独自算出の注目度): 1.3960780636110082
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Technological advances in neutral-atom platforms have opened a new path toward designing efficient protocols for fault-tolerant quantum computing (FTQC). However, each physical operation is still orders of magnitude slower than on other platforms, such as superconducting qubits. Therefore, architects must identify fast and efficient FTQC architectures, which require reliable modeling tools to explore various design choices across the software, classical hardware, and quantum device stacks of neutral-atom platforms. In this paper, we propose NAQsim, an open-source simulation framework for neutral-atom FTQC architectures based on transversal gates. As its key feature, NAQsim enables detailed full-stack architecture evaluation that opens opportunities to explore previously overlooked performance bottlenecks. As a first use case for NAQsim, we identify one such bottleneck, patch rotations, perform full-stack co-optimization, and finally derive a near-rotation-free architecture (D3-ROT). For practical FTQC benchmark workloads, D3-ROT achieves a 2.27x speedup from this single bottleneck alone, with minimal footprint overhead. These results point to a much broader space of full-stack optimizations that NAQsim makes accessible for transversal surface-code architectures and beyond.
- Abstract(参考訳): 中性原子プラットフォームにおける技術進歩は、フォールトトレラント量子コンピューティング(FTQC)の効率的なプロトコルを設計するための新たな道を開いた。
しかし、それぞれの物理演算は超伝導量子ビットのような他のプラットフォームよりも桁違い遅い。
したがって、アーキテクトは、ソフトウェア、古典的ハードウェア、中立原子プラットフォームの量子デバイススタック間の様々な設計選択を探索するために、信頼性の高いモデリングツールを必要とする、高速で効率的なFTQCアーキテクチャを特定する必要がある。
本稿では,超越ゲートに基づく中性原子FTQCアーキテクチャのオープンソースシミュレーションフレームワークであるNAQsimを提案する。
重要な機能として、NAQsimは、以前見過ごされたパフォーマンスボトルネックを調査する機会を開放する、詳細なフルスタックアーキテクチャ評価を可能にする。
NAQsimの最初のユースケースとして、そのようなボトルネックの1つ、パッチの回転、フルスタックのコ最適化を行い、最後に近回転のないアーキテクチャ(D3-ROT)を導出する。
実際のFTQCベンチマークのワークロードでは、D3-ROTは1つのボトルネックだけで2.27倍のスピードアップを実現し、フットプリントのオーバーヘッドは最小限である。
これらの結果は、NAQsimがトランスバーサルサーフェスコードアーキテクチャ以降で利用できるような、より広範なフルスタック最適化の空間を示している。
関連論文リスト
- Optimizing Atom Transport, Gate-Count and Depth with Parity Twine [0.0]
我々は中性原子量子プロセッサのためのパリティアーキテクチャの効率的な実装を提案する。
私たちはParity Twine Networks (PTN) を異なる原子レイアウト、ネイティブなエンタングゲート、そして原子シャットリング機能に適用する。
論文 参考訳(メタデータ) (2026-09-03T09:31:16Z) - NAS-Driven Hardware Accelerator Exploration for Edge AI and Quantization Effects on the Pareto Space [0.0]
Edge AIデプロイメントは、正確で、計算効率が良く、ハードウェアでデプロイ可能なニューラルネットワークを必要とする。
NASはハードウェア対応ニューラルアーキテクチャサーチ(NAS)の課題である
最近の研究はNASループに直接量子化を組み込んでいるが、これらのアプローチは探索複雑性を拡大し、アーキテクチャと量子化設計を密に結合する。
再構成可能なアクセラレーターへの量子化アーキテクチャマッピングと自動ハードウェア探索を組み合わせたフレームワークは存在しない。
論文 参考訳(メタデータ) (2026-08-13T14:26:08Z) - Towards Deploying Optimistic Quantum Fourier Transforms: An Architecture-Algorithm Co-Design Study [0.0]
我々は、再構成可能な中性原子ハードウェアのための表面コードフォールトトレラント実行モデルの下で、OQFT(Optimistic Quantum Fourier Transform)のアーキテクチャと設計の共設計について述べる。
本分析では, 資源推定の主要因として, 反応制限操作と需要を同定し, プリミティブベースアーキテクチャ研究のための一般化可能な基盤を確立する。
論文 参考訳(メタデータ) (2026-05-14T18:11:04Z) - High-Performance and Scalable Fault-Tolerant Quantum Computation with Lattice Surgery on a 2.5D Architecture [0.5779598097190628]
表面符号(SC)を用いた格子手術(LS)に基づく高性能・低オーバヘッドFTQCアーキテクチャを提案する。
提案したBypassアーキテクチャは、密度と粗いキュービット層からなる2.5次元アーキテクチャである。
その結果、BypassアーキテクチャはFTQCの忠実度を改善し、1.73倍のスピードアップと17%のハードウェアリソース削減を実現している。
論文 参考訳(メタデータ) (2024-11-26T15:27:59Z) - Comparison of Superconducting NISQ Architectures [0.0]
我々は、GoogleのSycamore、IBMのHeavy-Hex、RigettiのAspen、Ankaaといった超伝導アーキテクチャを研究している。
また、これらのアーキテクチャをターゲットにしたコンパイルツールも研究しています。
論文 参考訳(メタデータ) (2024-09-03T17:12:08Z) - Mechanistic Design and Scaling of Hybrid Architectures [114.3129802943915]
我々は、様々な計算プリミティブから構築された新しいハイブリッドアーキテクチャを特定し、テストする。
本研究では,大規模計算最適法則と新しい状態最適スケーリング法則解析を用いて,結果のアーキテクチャを実験的に検証する。
我々は,MAD合成法と計算-最適パープレキシティを相関させ,新しいアーキテクチャの正確な評価を可能にする。
論文 参考訳(メタデータ) (2024-03-26T16:33:12Z) - FlowNAS: Neural Architecture Search for Optical Flow Estimation [65.44079917247369]
本研究では,フロー推定タスクにおいて,より優れたエンコーダアーキテクチャを自動で見つけるために,FlowNASというニューラルアーキテクチャ探索手法を提案する。
実験の結果、スーパーネットワークから受け継いだ重み付きアーキテクチャは、KITTI上で4.67%のF1-allエラーを達成していることがわかった。
論文 参考訳(メタデータ) (2022-07-04T09:05:25Z) - iDARTS: Differentiable Architecture Search with Stochastic Implicit
Gradients [75.41173109807735]
微分可能なArchiTecture Search(DARTS)は先日,ニューラルアーキテクチャサーチ(NAS)の主流になった。
暗黙の関数定理に基づいてDARTSの過次計算に取り組む。
提案手法であるiDARTSのアーキテクチャ最適化は,定常点に収束することが期待される。
論文 参考訳(メタデータ) (2021-06-21T00:44:11Z) - Weak NAS Predictors Are All You Need [91.11570424233709]
最近の予測器ベースのnasアプローチは、アーキテクチャとパフォーマンスのペアをサンプリングし、プロキシの精度を予測するという2つの重要なステップで問題を解決しようとする。
私たちはこのパラダイムを、アーキテクチャ空間全体をカバーする複雑な予測子から、ハイパフォーマンスなサブスペースへと徐々に進む弱い予測子へとシフトさせます。
NAS-Bench-101 および NAS-Bench-201 で最高の性能のアーキテクチャを見つけるためのサンプルを少なくし、NASNet 検索空間における最先端の ImageNet パフォーマンスを実現します。
論文 参考訳(メタデータ) (2021-02-21T01:58:43Z) - Towards Accurate and Compact Architectures via Neural Architecture
Transformer [95.4514639013144]
計算コストを増すことなくパフォーマンスを向上させるために、アーキテクチャ内の操作を最適化する必要がある。
我々は最適化問題をマルコフ決定プロセス(MDP)にキャストするニューラルアーキテクチャ変換器(NAT)法を提案している。
NAT++(Neural Architecture Transformer++)メソッドを提案し、アーキテクチャ最適化のパフォーマンスを改善するために、候補遷移のセットをさらに拡大する。
論文 参考訳(メタデータ) (2021-02-20T09:38:10Z) - Once Quantization-Aware Training: High Performance Extremely Low-bit
Architecture Search [112.05977301976613]
本稿では,ネットワークアーキテクチャ検索手法と量子化手法を組み合わせることで,両者のメリットを享受することを提案する。
まず、多数の量子化モデルを取得するために、共有ステップサイズでアーキテクチャと量子化の合同トレーニングを提案する。
次に、量子化されたモデルを低ビットに転送するためにビット継承方式を導入し、さらに時間コストを削減し、量子化精度を向上させる。
論文 参考訳(メタデータ) (2020-10-09T03:52:16Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。