論文の概要: FASTAR: FRI Accelerator for Scalable Transparent ARguments of Knowledge
- arxiv url: http://arxiv.org/abs/2609.25535v1
- Date: Tue, 22 Sep 2026 01:05:01 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-09-23 18:04:04.16677
- Title: FASTAR: FRI Accelerator for Scalable Transparent ARguments of Knowledge
- Title（参考訳）: FASTAR: スケーラブルな透明な知識表現のためのFRI加速器
- Abstract要約: Zero-Knowledge Proofs (ZKPs) は、証明者が基礎となる秘密を明らかにすることなく、文の有効性の検証を暗号化的に納得させることができる。
Fast Reed-Solomon Interactive Oracle Proof of Proximity (FRI)プロトコルは、証明の複雑さを支配している。
本研究では、FRIプロトコル用のFPGAベースの新しいアクセラレータであるFASTARを提案する。
- 参考スコア（独自算出の注目度）: 7.874408831332044
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Zero-Knowledge Proofs (ZKPs) enable a prover to cryptographically convince a verifier of the validity of a statement without revealing any underlying secrets, forming a foundational primitive for verifiable computation. The ZKP landscape is undergoing a fundamental shift from classic zk-SNARKs such as Groth16, which rely on trusted setup and are vulnerable to quantum adversaries, toward transparent, post-quantum constructions such as zk-STARK. These systems achieve post-quantum security by relying solely on collision-resistant hash functions, however, at the cost of substantial computational overhead. In particular, the Fast Reed--Solomon Interactive Oracle Proof of Proximity (FRI) protocol dominates prover complexity, generating massive data volumes, repeated Merkle-tree commitments, and irregular memory access patterns that limit performance and energy efficiency on general-purpose processors. To address these challenges, this work proposes FASTAR, a novel FPGA-based accelerator for the FRI protocol. Unlike accelerators that pursue fixed high-performance kernels on expensive ASIC process nodes, FASTAR adopts a constraint-driven design methodology. Our framework is implemented with High-Level Synthesis (HLS) and composed of fully parameterizable building blocks for the major stages of FRI, including polynomial evaluation, recursive split-and-fold, and Merkle-tree construction. From user-provided board specifications, FASTAR automatically generates hardware implementations tailored to the resource and memory constraints of the target FPGA, enabling deployment across a wide range of platforms without manual redesign.
- Abstract（参考訳）: Zero-Knowledge Proofs (ZKPs) は、証明者が基礎となる秘密を明かさずに、文の妥当性の検証者を暗号的に納得させることを可能にし、検証可能な計算の基本的なプリミティブを形成する。
ZKPのランドスケープは、信頼された設定に依存し、量子敵に弱いGroth16のような古典的なzk-SNARKから、zk-STARKのような透明な後量子構造への根本的なシフトを受けている。
これらのシステムは、衝突耐性ハッシュ関数のみを頼りにし、相当な計算オーバーヘッドを犠牲にして、クォータ後のセキュリティを実現する。
特に、Fast Reed-Solomon Interactive Oracle Proof of Proximity (FRI)プロトコルは、大量のデータボリュームを生成し、Merkle-treeのコミットを繰り返し、汎用プロセッサのパフォーマンスとエネルギー効率を制限する不規則なメモリアクセスパターンを含む、証明の複雑さを支配している。
これらの課題に対処するため、本研究では、FRIプロトコル用のFPGAベースの新しいアクセラレータであるFASTARを提案する。
高価なASICプロセスノード上で固定高性能カーネルを追求するアクセラレータとは異なり、FASTARは制約駆動設計手法を採用している。
本フレームワークは高レベル合成(HLS)を用いて実装され,FRIの主要なステージに対して,多項式評価,再帰的分割・折り畳み,メルクルツリー構築など,完全にパラメータ化可能なビルディングブロックで構成されている。
ユーザが提供するボード仕様から、FASTARはターゲットFPGAのリソースとメモリの制約に合わせたハードウェア実装を自動的に生成する。
関連論文リスト
- A Threshold Homomorphic Blockchain Architecture for Secure and Scalable IoT Sensor Data Aggregation [0.9059656093018312]
Phi-PHE-BCは、セキュアでプライバシ保護のIoTセンサデータアグリゲーションのための、トポロジ対応の同型ブロックチェーンアーキテクチャである。
トポロジのスケーリング、バリデータの感度、しきい値の復号化、ビザンチン負荷の実験などにわたる結果は、Phi-PHE-BCがセキュアでプライバシ保護、トポロジ対応のIoTセンサアグリゲーションのための実用的なアーキテクチャであることを示している。
論文 参考訳（メタデータ） (2026-08-24T15:41:18Z) - Collaborative Memory Augmentation for Generative Recommendation [49.76630658239287]
我々は、ジェネレーティブ・リコメンデーションのためのcOllaborative MEmory拡張フレームワークであるtextbfOMEGAを提案する。
まず、学習可能なクエリトークンを用いて、逐次的ユーザ動作をコンパクトな表現に変換する潜在コンテキスト圧縮手法を提案する。
これらの圧縮された表現は、協調的なメモリバンクに集約され、グローバルな行動パターンの明示的なリポジトリとして機能する。
論文 参考訳（メタデータ） (2026-08-02T15:34:43Z) - GroverFigureOfMerit: An Agnostic Figure of Merit for Quantum Backend Characterization in the NISQ Era [41.99844472131922]
本稿では,Groverのアルゴリズムに基づくメリットのフィギュアを,量子バックエンド性能を均等に評価するアルゴリズム的ストレステストとして提案する。
この計量は、目標状態の成功確率と、非一様増幅と非マーク状態へのリークに対する罰則を組み合わせ、ハードウェアアーキテクチャ全体で統一されたスコアを得る。
論文 参考訳（メタデータ） (2026-07-09T16:08:48Z) - Exploring Side-Channel Protections in Hardware Implementations of PQC ML-KEM Verification [5.189141170011886]
ML-KEMはポスト量子暗号規格として採用されている。
藤崎・岡本(FO)検証のカプセル化は, サイドチャネル電力と電磁的(EM)解析に弱い。
本稿では,FPGAベースの実装に注目し,そのサイドチャネル脆弱性について検討する。
論文 参考訳（メタデータ） (2026-06-30T13:57:33Z) - An Efficient and Privacy-Preserving Architecture for Cross-Institutional Collaborative RAG [35.62196578084403]
Retrieval-Augmented GenerationはLLMに外部知識を付与する。
厳格なプライバシー規制は、そのようなコラボレーションを妨げる「データサイロ」を深刻なものにする。
我々は,高スループットでプライバシ保護のフェデレートされたRAGフレームワークであるFedRAGを紹介する。
論文 参考訳（メタデータ） (2026-05-25T11:18:19Z) - Topological Device-Independent Quantum Key Distribution Using Majorana-Based Qubits [0.0]
デバイス非依存の量子鍵分布(DI-QKD)は、観測されたベルの不等式違反を通じて機密性を証明することによって、最高レベルのセキュリティを提供する。
トポロジカルマヨナゼロモード(MZM)プロセッサ上に実装されたDI-QKDの包括的な理論的枠組みを提案する。
論文 参考訳（メタデータ） (2026-04-13T13:25:22Z) - PhyG-MoE: A Physics-Guided Mixture-of-Experts Framework for Energy-Efficient GNSS Interference Recognition [49.955269674859004]
本稿では,PhyG-MoE(Physics-Guided Mixture-of-Experts)について述べる。
静的アーキテクチャとは異なり、提案システムはスペクトル特性の絡み合いに基づいて信号をルーティングするスペクトルベースのゲーティング機構を用いる。
高容量のTransNeXtエキスパートがオンデマンドでアクティベートされ、飽和シナリオで複雑な機能を分離する一方、軽量のエキスパートは基本的なシグナルを処理してレイテンシを最小化する。
論文 参考訳（メタデータ） (2026-01-19T07:57:52Z) - Large-Scale Model Enabled Semantic Communication Based on Robust Knowledge Distillation [45.347078403677216]
大規模モデル(LSM)は意味表現と理解に有効なフレームワークである。
しかしながら、それらの直接的なデプロイメントは、しばしば高い計算複雑性とリソース要求によって妨げられる。
本稿では,新しい知識蒸留に基づくセマンティックコミュニケーションフレームワークを提案する。
論文 参考訳（メタデータ） (2025-08-04T07:47:18Z) - Enhancing Dropout-based Bayesian Neural Networks with Multi-Exit on FPGA [20.629635991749808]
本稿では,フィールドプログラマブルゲートアレイ(FPGA)ベースのアクセラレータを効率よく生成するアルゴリズムとハードウェアの共同設計フレームワークを提案する。
アルゴリズムレベルでは、計算とメモリのオーバーヘッドを低減した、新しいマルチエグジット・ドロップアウトベースのベイズNNを提案する。
ハードウェアレベルでは,提案する効率的なベイズNNのためのFPGAベースのアクセラレータを生成するための変換フレームワークを提案する。
論文 参考訳（メタデータ） (2024-06-20T17:08:42Z) - CiFHER: A Chiplet-Based FHE Accelerator with a Resizable Structure [5.0817812294893]
ホモモルフィック暗号化(FHE)は、プライバシに対する決定的な解決策であるが、FHEの高い計算オーバーヘッドは、その実践的な採用に挑戦する。
本稿では,チップレットをベースとしたFHE加速器であるCiFHERを提案する。
本研究では、多数のコンパクトチップレットからなるCiFHERパッケージが、最先端のモノリシックASICアクセラレータに匹敵する性能を提供することを示した。
論文 参考訳（メタデータ） (2023-08-09T11:41:56Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。