論文の概要: Synapse Loss Estimation for the BrainScaleS Wafer-scale Neuromorphic System

• arxiv url: http://arxiv.org/abs/2610.07321v1
• Date: Mon, 05 Oct 2026 19:54:42 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-08 02:58:29.626312
• Title: Synapse Loss Estimation for the BrainScaleS Wafer-scale Neuromorphic System
• Title（参考訳）: BrainScaleS Wafer-scale Neuromorphic System のシナプス損失推定
• Abstract要約: ニューロモルフィックハードウェアは、メモリ(シナプス)と計算(ニューロン)を同じシリコン基板に結合し、フォン・ノイマンのボトルネックを避ける。 このようなニューロモルフィックアーキテクチャの1つは、非常に柔軟なネットワークアーキテクチャの実現を可能にするBrainScaleSウェハスケールシステムである。 我々は、一様ランダムネットワークを理論的にも経験的にもBrainScaleSにマッピングする際のシナプス損失を分析する。
• 参考スコア（独自算出の注目度）: 0.9229692147166739
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Neuromorphic hardware combines memory (synapses) and computation (neurons) into the same silicon substrate to avoid the von-Neumann bottleneck. This way, neuromorphic computing aims to make computational neuroscience simulations and AI processing faster and more energy-efficient. The common crossbar architecture integrates a synapse matrix (analog, mixed-signal or digital) with a neuron array into a neurosynaptic core, whereas multiple cores are interconnected via a dedicated spike routing network. One of such neuromorphic architecture is the BrainScaleS wafer-scale system which allows the realization of very flexible network architecture, supporting both dense and sparse connectivity by highly configurable neurosynaptic cores. Yet, when network models from computational neuroscience are mapped to the BrainScaleS wafer, synapse loss can occur which means that for some model synapses no hardware synapse is available due to the restricted connectivity of the hardware. In this work we analyze the synapse loss when mapping uniform random networks to BrainScaleS both theoretically and empirically. We first develop a methodology to estimate maximum-sized networks without synapse loss based on probability distributions and the hardware's synapse routing architecture. Next, we adopt the methodology to predict the synapse loss for denser or larger network models. Then, we compare the predictions with results from actual runs of the mapping software: The results show the capabilities and limitations of the BrainScaleS system itself and spot shortcomings of the current mapping algorithms. The developed methodology can be helpful in multiple ways: to find the optimal settings when mapping a given network model to BrainScaleS, to act as a benchmark for the mapping software, and as tool for design space exploration for new hardware.
• Abstract（参考訳）: ニューロモルフィックハードウェアは、メモリ(シナプス)と計算(ニューロン)を同じシリコン基板に結合し、フォン・ノイマンのボトルネックを避ける。 このように、ニューロモルフィックコンピューティングは、計算神経科学シミュレーションとAI処理をより速くエネルギー効率良くすることを目的としている。 共通のクロスバーアーキテクチャはシナプスマトリックス(アナログ、混合信号、デジタル)とニューロン配列を神経シナプスコアに統合するが、複数のコアは専用のスパイクルーティングネットワークを介して相互接続する。 このようなニューロモルフィックアーキテクチャの1つは、非常に柔軟なネットワークアーキテクチャの実現を可能にするBrainScaleSウェハスケールシステムである。 しかし、計算神経科学のネットワークモデルがBrainScaleSウェハにマッピングされると、シナプス損失が発生する可能性があるため、いくつかのモデルではハードウェアの接続が制限されているため、ハードウェアシナプスが利用できない。 本研究では、一様ランダムネットワークを理論的にも経験的にもBrainScaleSにマッピングする際のシナプス損失を分析する。 まず、確率分布とハードウェアのシナプスルーティングアーキテクチャに基づいて、シナプス損失のない最大規模のネットワークを推定する手法を開発した。 次に,より密度の高いネットワークモデルに対するシナプス損失を予測する手法を採用する。 結果は、BrainScaleSシステム自体の機能と限界を示し、現在のマッピングアルゴリズムの欠点を指摘します。 開発された方法論は、与えられたネットワークモデルをBrainScaleSにマッピングする際の最適な設定を見つけること、マッピングソフトウェアのベンチマークとして機能すること、新しいハードウェアの設計空間探索のためのツールとして有用である。

関連論文リスト

• A Hardware-Aware Open-Source Framework for Design Space Exploration of Mixed-Signal Spiking Neural Networks [0.8950195742710184]
  本研究は、混合信号SNNのためのオープンソースのハードウェア・アウェア・シミュレーション・フレームワークを提案する。 ニューロン、シナプス、アーキテクチャの選択を比較分析できる。 このフレームワークは標準的なニューロモルフィックベンチマークで評価される。
  論文  参考訳（メタデータ） (2026-07-07T16:15:03Z)
• Bruno: Backpropagation Running Undersampled for Novel device Optimization [37.69303106863453]
  強誘電体非揮発性デバイス(RRAM)上に構築されたスパイキングニューロンとシナプスに基づくハードウェアのためのニューラルネットワークのトレーニングのためのボトムアップアプローチを提案する。 トレーニングアルゴリズムは、RRAMと強誘電体集積火炎ニューロンに基づく量子化されたシナプスからなるネットワークでデータセット上でテストされる。
  論文  参考訳（メタデータ） (2025-05-23T12:06:43Z)
• Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
  ニューロモルフィックコンピューティングは、スパイキングニューラルネットワーク(SNN)を使用して推論タスクを実行する。 スパイクニューロン間で交換される各スパイクに小さなペイロードを埋め込むことで、エネルギー消費を増大させることなく推論精度を高めることができる。 分割コンピューティング — SNNを2つのデバイスに分割する — は、有望なソリューションだ。 本稿では,マルチレベルSNNを用いたニューロモルフィック無線分割コンピューティングアーキテクチャの総合的研究について述べる。
  論文  参考訳（メタデータ） (2024-11-07T14:08:35Z)
• A Realistic Simulation Framework for Analog/Digital Neuromorphic Architectures [73.65190161312555]
  ARCANAは、混合信号ニューロモルフィック回路の特性を考慮に入れたソフトウェアスパイクニューラルネットワークシミュレータである。 得られた結果が,ソフトウェアでトレーニングされたスパイクニューラルネットワークの動作を,かつてハードウェアにデプロイされた場合の信頼性の高い推定方法を示す。
  論文  参考訳（メタデータ） (2024-09-23T11:16:46Z)
• Scalable Network Emulation on Analog Neuromorphic Hardware [3.1934373544259813]
  本稿では,BrainScaleS-2アクセラレーション型ニューロモルフィックプラットフォームのための新しいソフトウェア機能を提案する。 大規模なスパイクニューラルネットワークの分割エミュレーションを容易にする。 単チップBrainScaleS-2システムの物理的サイズ制約を超える2つのディープスパイクニューラルネットワークモデルのトレーニングを実演する。
  論文  参考訳（メタデータ） (2024-01-30T09:27:05Z)
• The Expressive Leaky Memory Neuron: an Efficient and Expressive Phenomenological Neuron Model Can Solve Long-Horizon Tasks [64.08042492426992]
  本稿では,脳皮質ニューロンの生物学的モデルであるExpressive Memory(ELM)ニューロンモデルを紹介する。 ELMニューロンは、上記の入力-出力関係を1万以下のトレーニング可能なパラメータと正確に一致させることができる。 本稿では,Long Range Arena(LRA)データセットなど,時間構造を必要とするタスクで評価する。
  論文  参考訳（メタデータ） (2023-06-14T13:34:13Z)
• Mapping and Validating a Point Neuron Model on Intel's Neuromorphic Hardware Loihi [77.34726150561087]
  インテルの第5世代ニューロモルフィックチップ「Loihi」の可能性について検討する。 Loihiは、脳内のニューロンをエミュレートするスパイキングニューラルネットワーク(SNN)という新しいアイデアに基づいている。 Loihiは従来のシミュレーションを非常に効率的に再現し、ネットワークが大きくなるにつれて、時間とエネルギーの両方のパフォーマンスにおいて顕著にスケールする。
  論文  参考訳（メタデータ） (2021-09-22T16:52:51Z)
• Structural plasticity on an accelerated analog neuromorphic hardware system [0.46180371154032884]
  我々は, プレ・グポストシナプスのパートナーを常に切り替えることにより, 構造的可塑性を達成するための戦略を提案する。 我々はこのアルゴリズムをアナログニューロモルフィックシステムBrainScaleS-2に実装した。 ネットワークトポロジを最適化する能力を示し、簡単な教師付き学習シナリオで実装を評価した。
  論文  参考訳（メタデータ） (2019-12-27T10:15:58Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。