論文の概要: ScanSTL: Parallel Robustness Evaluation for Signal Temporal Logic

• arxiv url: http://arxiv.org/abs/2610.07346v1
• Date: Mon, 05 Oct 2026 20:17:20 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-08 02:58:29.646227
• Title: ScanSTL: Parallel Robustness Evaluation for Signal Temporal Logic
• Title（参考訳）: ScanSTL:信号時間論理の並列ロバスト性評価
• Abstract要約: 本稿では,連想時間アグリゲーションと並列スキャンと順序ブロック削減を組み合わせたScanSTLを提案する。 共通のレンジエンジンは、目撃者が到着するまで遅延する前に必要とされるガードを含む、境界付きとシフトした間隔を処理している。 ScanSTLは、前向き評価で243回、CPU上でSTLCG++ JAX上で104回の平均速度アップを達成する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Repeated evaluation and differentiation of Signal Temporal Logic (STL) robustness can become a computational bottleneck in robot planning and control. Sequential temporal recurrences limit parallelism, while dense masking increases memory requirements. We propose ScanSTL, which combines associative temporal aggregation with parallel scans and ordered block reductions. Eventually and Always use range extrema, while inclusive strong Until composes compact segment representations. A common range engine handles bounded and shifted intervals, including the guards required before delayed Until witnesses. Each exact temporal operator computes complete robustness traces with linear work and storage and logarithmic parallel depth on uniformly sampled finite signals. An open source JAX implementation supports automatic differentiation, batching, and compilation. We compare ScanSTL with STLCG and STLCG++ using CPU and GPU operator benchmarks and nine composed specifications. Across these nine specifications at 512 samples, ScanSTL achieves geometric mean speedups of 243 times for forward evaluation and 104 times for gradient computation over STLCG++ in JAX on the CPU. On an RTX~5090 GPU, ScanSTL evaluates unbounded Until over more than two million samples with median times below 0.1 ms for forward evaluation and 0.25 ms for gradient computation. Simulated escort and patrol experiments with a robot dog further demonstrate faster repair of violating plans and greater solver capacity in model predictive control.
• Abstract（参考訳）: STL(Signal Temporal Logic)の堅牢性の繰り返し評価と識別は、ロボットの計画と制御において計算のボトルネックとなる。 連続的な時間的反復は並列性を制限するが、密なマスキングはメモリ要求を増大させる。 本稿では,連想時間アグリゲーションと並列スキャンと順序ブロック削減を組み合わせたScanSTLを提案する。 最終的に、Always は範囲 extrema を使用し、包括的ストロングリートはコンパクトなセグメント表現を構成する。 共通のレンジエンジンは、目撃者が到着するまで遅延する前に必要とされるガードを含む、境界付きとシフトした間隔を処理している。 各正確な時間演算子は、一様にサンプリングされた有限信号に対して線形な作業と記憶と対数的並列深さで完全なロバスト性トレースを計算する。 オープンソースのJAX実装は、自動分化、バッチ、コンパイルをサポートする。 我々は、ScanSTLとSTLCGとSTLCG++を比較し、CPUおよびGPU演算子ベンチマークと9つの構成仕様を比較した。 ScanSTLは512サンプルの9つの仕様にまたがって、前方評価で243倍、CPU上のJAXにおけるSTLCG++上の勾配計算で104倍の幾何平均高速化を実現している。 RTX~5090 GPUでは、ScanSTLは非有界なサンプルを200万以上まで評価し、前向き評価では0.1ms以下、勾配計算では0.25msである。 ロボット犬によるシミュレートされた護衛およびパトロール実験は、モデル予測制御において、より高速な違反計画の修復と解決能力を示す。

関連論文リスト

• Hierarchical Transformer Preconditioning for Interactive Physics Simulation [28.137076331332413]
  階層型トランスフォーマープレコンディショナー(Hierarchical Transformer Preconditioner)は、弱い許容率のH行列分割に固定されたニューラルプレコンディショナーである。 ネットワークは低ランクの遠距離因子を通して逆をモデル化する。 高速道路の接続を利用して、奥行きを隔ててコンテキストを伝播する。
  論文  参考訳（メタデータ） (2026-05-13T11:02:27Z)
• TimingLLM: A Two-Stage Retrieval-Augmented Framework for Pre-Synthesis Timing Prediction from Verilog [6.074441719058107]
  TimingLLMは、Verilogから直接、最悪の負のスラック(WNS)と総負のスラック(TNS)を推定する検索拡張LLMパイプラインである。 VerilogEval では、TimingLLM は R_WNS = 0.91 (MAPE 12%) と R_TNS=.97 (MAPE 16%) を獲得し、従来のメソッドよりも 1.3-1.6 倍高速である。
  論文  参考訳（メタデータ） (2026-04-26T08:29:20Z)
• Quantifying Memory Use in Reinforcement Learning with Temporal Range [51.98491034847041]
  時間的範囲(Temporal Range)は、時間的影響プロファイルとして、時間的ウィンドウから入力シーケンスへの複数のベクトル出力の1次感度を扱うモデルに依存しない計量である。 また、タスクレベルメモリのプロキシ読み出しとして、タスク上で訓練されたコンパクトなLong Expressive Memory(LEM)ポリシーについて、テンポラルレンジを報告する。
  論文  参考訳（メタデータ） (2025-12-05T22:58:09Z)
• dParallel: Learnable Parallel Decoding for dLLMs [77.24184219948337]
  拡散大言語モデル(dLLM)は並列トークン予測と低推論遅延を提供する。 既存のオープンソースモデルは、パフォーマンスを確保するためにトークン長のデコードステップをほとんど必要としています。 高速サンプリングのためにdLLMs固有の並列性を解き放つシンプルで効果的な方法であるdParallelを導入する。
  論文  参考訳（メタデータ） (2025-09-30T16:32:52Z)
• SparseLoRA: Accelerating LLM Fine-Tuning with Contextual Sparsity [52.88892280536302]
  SparseLoRAは,コンテキスト空間の空間的分散によって微調整を高速化する手法である。 SparseLoRAは計算コストを最大2.2倍、測定速度を最大1.6倍に削減する。
  論文  参考訳（メタデータ） (2025-06-19T17:53:34Z)
• STLCG++: A Masking Approach for Differentiable Signal Temporal Logic Specification [9.039665244779185]
  STLCG++は、STL計算と時間ステップ間のバックプロパゲーションを並列化するマスキングベースのアプローチである。 また、時間間隔境界の微分を可能にするスムース化手法を導入し、勾配に基づく最適化タスクにおけるSTLの適用性を拡大する。
  論文  参考訳（メタデータ） (2025-01-08T00:06:43Z)
• Parallel Simulation for Log-concave Sampling and Score-based Diffusion Models [55.07411490538404]
  本稿では,次元$d$の適応的複雑性依存性を改善する並列サンプリング手法を提案する。 我々の手法は科学計算による並列シミュレーション技術に基づいている。
  論文  参考訳（メタデータ） (2024-12-10T11:50:46Z)
• Hardware-Aware Parallel Prompt Decoding for Memory-Efficient Acceleration of LLM Inference [23.633481089469836]
  LLM(Large Language Models)の自動回帰デコーディングは、ハードウェアの性能に大きなオーバーヘッドをもたらす。 トレーニング可能なパラメータを0.0002$%しか必要とせず,A100-40GBのGPUをたった16時間で効率的にトレーニングできる並列プロンプトデコーディングを提案する。 我々のアプローチでは、最大2.49$times$ スピードアップを示し、最小のメモリオーバーヘッドは0.0004$%である。
  論文  参考訳（メタデータ） (2024-05-28T22:19:30Z)
• NumS: Scalable Array Programming for the Cloud [82.827921577004]
  タスクベース分散システム上でNumPyのような表現を最適化する配列プログラミングライブラリであるNumSを提案する。 これはLoad Simulated Hierarchical Scheduling (LSHS)と呼ばれる新しいスケジューラによって実現される。 LSHSは、ネットワーク負荷を2倍減らし、メモリを4倍減らし、ロジスティック回帰問題において実行時間を10倍減らし、Rayの性能を向上させる。
  論文  参考訳（メタデータ） (2022-06-28T20:13:40Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。