論文の概要: Error-Corrected Memory and Logic on a Heavy-Hex Superconducting-Qubit Processor

• arxiv url: http://arxiv.org/abs/2610.11658v1
• Date: Thu, 08 Oct 2026 10:35:25 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-10 02:36:53.959699
• Title: Error-Corrected Memory and Logic on a Heavy-Hex Superconducting-Qubit Processor
• Title（参考訳）: ヘビーヘックス超電導量子プロセッサにおける誤り補正メモリと論理
• Abstract要約: 大規模な量子計算には、高忠実度エラー修正メモリとフォールトトレラント論理演算が必要である。 ヘキサゴナル格子上に配置された156個の超伝導量子ビットのアレイ上で大きな動的コンパスコードを操作するための戦略を実装した。
• 参考スコア（独自算出の注目度）: 1.0910416614141318
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Large quantum computations require high-fidelity error-corrected memory and fault-tolerant logical operations. To achieve these with superconducting circuits, quantum processors will need many components operating with low error rates. In practice, fabrication of monolithic superconducting devices produces unavoidable heterogeneity in component performance, which the quantum computer must accommodate. We implement strategies to operate a large dynamic compass code on an array of 156 superconducting qubits arranged on a heavy-hexagonal lattice, making use of the entire monolithic quantum processor and redesigning our measurement schedule to exclude underperforming components. We demonstrate improvements of up to $35\%$ in logical error probabilities for a memory experiment by using a noise-informed decoder combined with strategies to exclude the worst-performing qubits and couplers, along with post-selecting on shots with a low probability of leakage errors. In addition to these memory results, we also observe performance gains of up to $56\%$ when these strategies are applied to measurement-based logic, demonstrated by stability experiments. We furthermore demonstrate high-fidelity fault-tolerant logic through lattice surgery. Through pre-selection filtering techniques, we can obtain Bell fidelities above $77\%$, and further logical gap post-selection using exclusive decoding increases these fidelities to above $97\%$. Our experiments demonstrate that high performance can be maintained in key elements of fault-tolerant quantum memory and logic when working on monolithic superconducting quantum processors with underperforming components, by using a suite of noise-informed quantum error correction strategies.
• Abstract（参考訳）: 大規模な量子計算には、高忠実度エラー修正メモリとフォールトトレラント論理演算が必要である。 これらを超伝導回路で実現するには、量子プロセッサは低いエラー率で動作する多くのコンポーネントを必要とする。 実際には、モノリシック超伝導デバイスの製造は、量子コンピュータが許容しなければならないコンポーネント性能の不均一性を生じさせる。 我々は、重六角格子上に配置された156個の超伝導量子ビットの配列上で、大きな動的コンパスコードを操作するための戦略を実装し、モノリシック量子プロセッサ全体を利用し、不整合成分を排除するために我々の測定スケジュールを再設計する。 我々は、ノイズインフォームドデコーダと、最悪の性能のキュービットとカプラを除外する戦略を組み合わせたメモリ実験における論理誤差確率を最大35\%改善し、リークエラーの少ないショットをポストセレクションすることを示した。 これらのメモリ結果に加えて、安定実験によって実証された測定ベースの論理にこれらの戦略を適用する場合、最大5,6\%のパフォーマンス向上も観察する。 さらに格子手術による高忠実性フォールトトレラント論理の実証を行った。 事前選択フィルタリング技術により,75 %以上のベル忠実度を得ることができ,さらに排他的復号化を用いた論理的差分選択により,これらの忠実度は 9 % 以上まで増大する。 本実験は, 耐故障性量子メモリと論理学の重要な要素として, ノイズインフォームド量子誤り訂正戦略を用いて, 低性能成分を用いたモノリシック超伝導量子プロセッサの開発において, 高性能を維持できることを実証するものである。

関連論文リスト

• The Gain-Engineered Transmon [68.89136228609398]
  標準的なトランスモン・リードアウト共振器回路において,ノイズバイアス量子ビットを導入し,実験的に実現する。 本システムは,ハードウェア効率のよい量子エラー検出と修正手法のための単純なビルディングブロックとして利用するための道を開く。
  論文  参考訳（メタデータ） (2026-08-26T17:00:42Z)
• Surface code logical operations on a superconducting quantum processor [66.1042398805403]
  107量子ビット超伝導量子プロセッサ上で,パッチベースのサーフェスコード論理処理の鍵となる要素を実験的に実現した。 本研究は, 保護論理メモリからアクティブでパッチベースの耐故障性論理演算まで, 超伝導表面符号実験を前進させるものである。
  論文  参考訳（メタデータ） (2026-07-01T21:07:02Z)
• Hardware-Efficient Fault Tolerant Quantum Computing with Bosonic Grid States in Superconducting Circuits [0.0]
  この観点の原稿は、ボソニックなコード、特にグリッド状態のエンコーディングが、スケーラブルなフォールトトレラント量子コンピューティングへの経路を提供する方法を記述している。 ボソニックモードのヒルベルト空間を利用することで、量子誤差補正は単一の物理単位レベルで動作することができる。 論理クロックレートがMHzのゲートベースの量子コンピューティングプロセッサにおいて,フォールトトレランスを達成するための最短経路である,と我々は主張する。
  論文  参考訳（メタデータ） (2024-09-09T17:20:06Z)
• Transversal CNOT gate with multi-cycle error correction [1.7359033750147501]
  スケーラブルでプログラム可能な量子コンピュータは、コンピュータが合理的な時間枠で達成できない計算集約的なタスクを解く可能性を持ち、量子優位性を達成する。 現在の量子プロセッサのエラーに対する脆弱性は、実用的な問題に必要な複雑で深い量子回路の実行に重大な課題をもたらす。 我々の研究は、現在の世代の量子ハードウェアを用いた超伝導体ベースのプロセッサにおいて、論理的CNOTゲートとエラー検出を併用できる可能性を確立した。
  論文  参考訳（メタデータ） (2024-06-18T04:50:15Z)
• Fast Flux-Activated Leakage Reduction for Superconducting Quantum Circuits [84.60542868688235]
  量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。 パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。 繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
  論文  参考訳（メタデータ） (2023-09-13T16:21:32Z)
• Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
  量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。 ここでは、このような問題を克服できる戦略について報告する。 我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
  論文  参考訳（メタデータ） (2023-08-04T13:39:46Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。