論文の概要: CktHGVAE: A Symmetric Design/State Heterogeneous Graph Variational Autoencoder for Transistor-level Analog/Mixed-signal Circuit Design and Analysis
- arxiv url: http://arxiv.org/abs/2610.19508v1
- Date: Wed, 14 Oct 2026 03:25:56 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-10-15 21:06:15.936507
- Title: CktHGVAE: A Symmetric Design/State Heterogeneous Graph Variational Autoencoder for Transistor-level Analog/Mixed-signal Circuit Design and Analysis
- Title（参考訳）: CktHGVAE: トランジスタレベルのアナログ/ミラー信号回路設計と解析のための対称性設計/状態不均一グラフ変分オートエンコーダ
- Abstract要約: CktHGVAE (CktHGVAE) は、トランジスタレベルのアナログ/混合信号CMOS回路用のグラフ変分オートエンコーダである。
提案モデルは、AMS CMOS回路設計の自動化の基礎となる可能性がある。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: We propose CktHGVAE, a heterogeneous graph variational autoencoder for transistor-level analog/mixedsignal CMOS circuits that takes not only design variables but also state variables as its inputs and outputs. With a single hyperparameter configuration without topology-specific tuning, comparison between model-generated and SPICE-simulated circuit operational states gives median R2 values above 0.9 for typical single-ended voltage amplifiers and the CMOS inverter, and 0.81-0.96 for differential amplifiers with larger datasets. Latent-space optimization in the PCA-reduced latent space with Bayesian optimization, evolutionary search, random search, and quasi-exhaustive search is demonstrated for a common-source voltage amplifier with NMOS input and resistive load, where the objective function is defined as a penalty for deviation from required circuit specifications. For each search strategy, 93.3 - 100% of all design candidates suggested by the model satisfy the required circuit specifications at the decoder output, and SPICE simulations verify that 90 - 100% of them indeed satisfy the requirements. The model pretrained on a batch of topologies can be transferred to unseen topologies without retraining at all, with zero-shot reconstruction median R2 values of 0.72-0.90 in three of four scenarios, including transfer from single-ended to differential topologies, although the transfer fidelity depends on the choice of pretraining topologies. Our demonstrations suggest that the proposed model can potentially serve as a basis for AMS CMOS circuit design automation.
- Abstract（参考訳）: CktHGVAEは、トランジスタレベルのアナログ/混合信号CMOS回路のための異種グラフ変分オートエンコーダであり、設計変数だけでなく、入力や出力として状態変数も取り込む。
トポロジ固有のチューニングを伴わない単一ハイパーパラメータ構成では、モデル生成回路とSPICEシミュレーション回路の動作状態の比較により、典型的な単方向電圧増幅器とCMOSインバータの0.9以上の中央値と、より大きなデータセットを持つ差分増幅器の0.81-0.96が与えられる。
NMOS入力と抵抗負荷を持つ共通ソース電圧増幅器において、ベイズ最適化、進化探索、ランダム探索、準排他探索を併用したPCA還元潜時空間の遅延空間最適化を実証し、回路仕様から逸脱するペナルティとして目的関数を定義する。
各探索戦略について、モデルによって提案される設計候補の93.3 - 100%はデコーダ出力で要求される回路仕様を満たすものであり、SPICEシミュレーションでは、90 - 100%は実際に要求を満たすことを検証している。
トポロジのバッチ上で事前訓練されたモデルは、ゼロショット再構成されたR2値が0.72-0.90で、一方向から微分トポロジへの移動を含む4つのシナリオのうち、ゼロショット再構成されたR2値が0.72-0.90となるような、見知らぬトポロジに移行することができるが、転送の忠実度は事前訓練トポロジの選択に依存する。
実演では,提案モデルがAMS CMOS回路設計の基盤となる可能性が示唆された。
関連論文リスト
- From Symmetry to Secrecy: Covariant Classical--Quantum Wiretap Channels [42.71287663143178]
エントロピー差分としてプライベート情報を用いた有限ブロック前処理方式を構築する。
構成を製品グループに適用することで、固定数のチャネルの使用にまたがる相関が可能になる。
Tikku, Berta, Renes が検討したハイブリッドバイナリチャネルでは, 3 と 4 つのユースケースでの数値最適化は, 最適化された雑音-繰り返しベンチマークの数値的な推定値よりも高い。
論文 参考訳（メタデータ） (2026-10-02T16:53:39Z) - Machine Learning-Based Reconstruction for Resistive Silicon Sensors [53.365453214937496]
抵抗型シリコンセンサの機械学習による再構成と圧縮について検討した。
相関パッドからのフルウェーブフォーム情報を用いて、再構成を規則化し、空間情報を抽出する。
まず、LSTM層に基づくリカレントニューラルネットワークモデルを紹介し、フルウェーブフォーム再構成のための概念実証実装を提供する。
論文 参考訳（メタデータ） (2026-07-13T14:03:26Z) - Self-Calibrating LLM-Based Analog Circuit Sizing with Interpretable Design Equations [0.0]
アナログ回路サイズ化のための自己校正フレームワークを提案する。
大規模言語モデル(LLM)は、トポロジー固有の分析設計方程式を生回路ネットリストから直接導出する。
決定論的キャリブレーションループは、単一のトランジスタレベルのシミュレーションからプロセス依存パラメータを抽出する。
論文 参考訳（メタデータ） (2026-04-08T04:35:25Z) - ARCS: Autoregressive Circuit Synthesis with Topology-Aware Graph Attention and Spec Conditioning [0.0]
ARCSは、検索ベースの手法で必要とされる分ではなく、完全なSPICEシミュラブルな設計をミリ秒で生成する。
単モデル推論では、ベストオブ3候補選択を備えたトポロジ対応グラフ変換器が97msで85%のシミュレーション精度に達し、ランダム検索より600倍以上高速である。
論文 参考訳（メタデータ） (2026-03-30T23:14:08Z) - ZeroSim: Zero-Shot Analog Circuit Evaluation with Unified Transformer Embeddings [36.00558662624576]
ZeroSimは、トレーニングトポロジ間で堅牢な分散内一般化を実現するために設計された、トランスフォーマーベースのパフォーマンスモデリングフレームワークである。
我々はZeroSimが,多層パーセプトロン,グラフニューラルネットワーク,トランスフォーマーなどのベースラインモデルよりも大幅に優れていることを示す。
強化学習に基づくパラメータ最適化パイプラインに統合されると、ZeroSimは従来のSPICEシミュレーションと比較して、顕著なスピードアップ(13倍)を達成する。
論文 参考訳（メタデータ） (2025-11-10T22:08:30Z) - Supervised Learning for Analog and RF Circuit Design: Benchmarks and Comparative Insights [10.354863964933019]
本研究では,様々な回路タイプにわたる性能仕様から回路パラメータを設計するための教師付きMLに基づくアプローチについて検討する。
その結果,低雑音増幅器などの単純な回路は,平均相対誤差を0.3%以下と極めて精度が高いことがわかった。
異種回路では、トレーニングデータの増加により誤差の88%が減少し、受信側は平均相対誤差を0.23%以下とした。
論文 参考訳（メタデータ） (2025-01-21T02:48:23Z) - Automatically Identifying Local and Global Circuits with Linear Computation Graphs [45.760716193942685]
Sparse Autoencoders (SAEs) と Transcoders と呼ばれる変種を用いた回路発見パイプラインを導入する。
本手法は各ノードの因果効果を計算するために線形近似を必要としない。
GPT-2 Small: Bracket, induction, Indirect Object Identification circuits の3種類の回路を解析する。
論文 参考訳（メタデータ） (2024-05-22T17:50:04Z) - Machine Learning Driven Global Optimisation Framework for Analog Circuit Design [0.0]
アナログ回路設計のための機械学習駆動最適化フレームワークを提案する。
最適化アルゴリズムを指向するために,機械学習モデルとスパイスシミュレーションを用いる。
論文 参考訳（メタデータ） (2024-02-27T03:51:00Z) - CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。
オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。
我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文 参考訳（メタデータ） (2023-08-31T02:20:25Z) - Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling
and Design [68.1682448368636]
本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。
異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。
出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
論文 参考訳（メタデータ） (2022-03-29T21:18:47Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。