論文の概要: Accurate gap control of 3D-integrated superconducting quantum circuits using asymmetric indium architecture and multi-angle flip-chip bonding
- arxiv url: http://arxiv.org/abs/2610.21435v1
- Date: Thu, 15 Oct 2026 07:45:18 GMT
- ステータス: 翻訳完了
- システム内更新日: 2026-10-16 19:13:16.257069
- Title: Accurate gap control of 3D-integrated superconducting quantum circuits using asymmetric indium architecture and multi-angle flip-chip bonding
- Title（参考訳）: 非対称インジウムアーキテクチャと多角フリップチップボンディングを用いた3次元集積超伝導量子回路の高精度ギャップ制御
- Abstract要約: 非対称インジウムアーキテクチャに基づくフリップチップボンディング法を提案する。
このプロセスに統合されたトランスモン量子ビットは、平面デバイスに匹敵する緩和およびコヒーレンス時間に達することを示す。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Flip-chip 3D integration is a key enabling technology for overcoming the routing and layout constraints of planar superconducting quantum processors, but it requires accurate and uniform control of the inter-chip spacing while preserving qubit coherence. In conventional processes, thick indium bumps are deposited symmetrically on both chips, while dedicated spacers are introduced to limit the residual tilt. Here, we present a flip-chip bonding process based on an asymmetric indium architecture, combining $20\,μ\mathrm{m}$ thick indium bumps on the control chip with $200\,\mathrm{nm}$ thin indium pads on the qubit chip. Using electrical and microwave measurements, we demonstrate low resistance and low loss indium interconnects, and show that transmon qubits integrated with this process reach relaxation and coherence times of $T_1=(159\pm14)\,μ\mathrm{s}$ and $T_{\mathrm{2,echo}}=(294\pm42)\,μ\mathrm{s}$, respectively, comparable to planar devices. Combined with a multi angle compression procedure that suppresses systematic tilt, this approach reduces the average post bonding tilt to $(20\pm12)\,μ\mathrm{rad}$. These results establish an asymmetric indium architecture combined with multi angle compression as a robust, coherence preserving route toward 3D integrated superconducting quantum processors.
- Abstract（参考訳）: Flip-chip 3D統合は、平面超伝導量子プロセッサのルーティングとレイアウトの制約を克服するための鍵となる技術であるが、量子ビットコヒーレンスを保ちながらチップ間の間隔を正確に均一に制御する必要がある。
従来のプロセスでは、厚いインジウムバンプは両チップに対称に堆積し、専用のスペーサーは残留傾きを制限するために導入される。
ここでは、制御チップ上に20,μ\mathrm{m}$の厚いインジウムバンプと、量子ビットチップ上に200,\mathrm{nm}$の薄いインジウムパッドを組み合わせた非対称なインジウムアーキテクチャに基づくフリップチップボンディングプロセスを提案する。
電気的およびマイクロ波的測定を用いて、低抵抗および低損失インジウム配線を示し、このプロセスに統合されたトランモン量子ビットは、それぞれ平面デバイスに匹敵する、T_1=159\pm14)\,μ\mathrm{s}$および$T_{\mathrm{2,echo}}=(294\pm42)\,μ\mathrm{s}$の緩和およびコヒーレンス時間に達することを示した。
体系的な傾きを抑制する多角圧縮法と組み合わせることで、平均的なポストボンディング傾きを$(20\pm12)\,μ\mathrm{rad}$に下げる。
これらの結果は、多角圧縮と組み合わされた非対称なインジウムアーキテクチャを、3次元集積超伝導量子プロセッサへの堅牢でコヒーレンスな保存経路として確立する。
関連論文リスト
- Flip-chip integrated superconducting qubits using electroplated bump bonds [1.5030949006750438]
電気めっきインジウムを用いた3次元トランスモンアーキテクチャを開発した。
超伝導量子回路用電析インジウム配線の評価を行った。
論文 参考訳（メタデータ） (2026-08-07T15:01:24Z) - Machine Learning-Based Reconstruction for Resistive Silicon Sensors [53.365453214937496]
抵抗型シリコンセンサの機械学習による再構成と圧縮について検討した。
相関パッドからのフルウェーブフォーム情報を用いて、再構成を規則化し、空間情報を抽出する。
まず、LSTM層に基づくリカレントニューラルネットワークモデルを紹介し、フルウェーブフォーム再構成のための概念実証実装を提供する。
論文 参考訳（メタデータ） (2026-07-13T14:03:26Z) - Breaking the scalability barrier via a vertical tunable coupler in 3D integrated transmon system [18.667545080631466]
2つの量子ビットチップはキャリアチップの対向側に垂直に積み重ねられ、多層フリップチップボンディングを介してガルバニックに接続される。
Intrepid Single-qubit gate fidelities of 99.87 % with negligible crosstalk, and controlled-Z gates to a average fidelity of 97.5 % for both inchip and interchip operation。
その結果、量子誤り訂正符号と互換性のあるスケーラブル量子プロセッサへの有望な経路として垂直結合が確立された。
論文 参考訳（メタデータ） (2026-05-12T04:05:13Z) - Microwave-activated high-fidelity three-qubit gate scheme for fixed-frequency superconducting qubits [19.88291799199791]
本稿では,マイクロ波駆動型3量子ゲートプロトコルを提案する。
このプロトコルはプロセスの忠実度をデコヒーレンスの下で98%以上維持する。
この戦略は、コヒーレンス特性を改善し、スペクトルの混雑を低減し、エラー耐性量子演算の実験ツールキットを拡張することにより、スケーラブルな量子コンピューティングシステムを発展させる。
論文 参考訳（メタデータ） (2025-04-30T06:16:16Z) - Performance Characterization of a Multi-Module Quantum Processor with Static Inter-Chip Couplers [63.42120407991982]
フリップチップボンディングのような3次元統合技術は、大規模超伝導量子プロセッサを実現するための鍵となる前提条件である。
1つのキャリアチップと4つのキュービットモジュールからなるマルチチップモジュールの設計を提案する。
2つのキュービットを測定し,平均3レベル状態割当誤差を200 nsで9倍10～3ドルとした。
ランダム化ベンチマークから抽出した7×10〜3$の誤差で100 nsの制御Z2量子ゲートを実演する。
論文 参考訳（メタデータ） (2025-03-16T18:32:44Z) - Flux-Tunable Regimes and Supersymmetry in Twisted Cuprate Heterostructures [39.58317527488534]
2つのジョセフソン接合は磁束でスレッディングされたSQuID回路に統合される。
フラワーモン量子状態は磁場の有限臨界値まで維持されていることを示す。
秩序パラメータの本質的にねじれたd波の性質と外部磁束との相互作用は、異なる人工原子の実装を可能にする。
論文 参考訳（メタデータ） (2024-05-06T13:27:19Z) - Demonstration of tunable three-body interactions between superconducting
qubits [38.98439939494304]
本稿では、結合モジュールが2局所および3局所相互作用を媒介する超伝導回路アーキテクチャを提案する。
3つの局所相互作用は、カプラフラックスバイアスを介して複数のMHz上でコヒーレントに調整可能であり、オフにすることができる。
論文 参考訳（メタデータ） (2022-05-09T20:23:43Z) - High fidelity two-qubit gates on fluxoniums using a tunable coupler [47.187609203210705]
超伝導フラクソニウム量子ビットは、大規模量子コンピューティングへの道のトランスモンに代わる有望な代替手段を提供する。
マルチキュービットデバイスにおける大きな課題は、スケーラブルなクロストークのないマルチキュービットアーキテクチャの実験的なデモンストレーションである。
ここでは、可変カプラ素子を持つ2量子フッソニウム系量子プロセッサを提案する。
論文 参考訳（メタデータ） (2022-03-30T13:44:52Z) - High Coherence in a Tileable 3D Integrated Superconducting Circuit
Architecture [0.0]
超伝導回路アーキテクチャにおいて,高量子コヒーレンス,低クロストーク,単量子ゲート誤差を報告し,量子ビットの2次元格子に対してタイル状となることを保証した。
このアーキテクチャは、誘導キャビティ囲いを、非ガルバニックな外面制御配線と、基板の反対側で作製されたクビットと共振器を備えた設計に統合する。
論文 参考訳（メタデータ） (2021-07-23T11:08:07Z) - Realization of high-fidelity CZ and ZZ-free iSWAP gates with a tunable
coupler [40.456646238780195]
スケールでの2量子ゲートは、量子計算とシミュレーションの完全な約束を実現するための鍵となる要件である。
本稿では,分散近似を超越して,カプラの工学的レベル構造を利用し,その制御を最適化する体系的アプローチを提案する。
我々は、それぞれ99.76 pm 0.07$% と99.87 pm 0.23$% の2量子相互作用係数を持つ CZ と $Z$-free iSWAP ゲートを実験的に実証した。
論文 参考訳（メタデータ） (2020-11-02T19:09:43Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。