論文の概要: Can SOLARBURST go silicon? A systematic analysis on software supply chain attacks for VLSI design flows

• arxiv url: http://arxiv.org/abs/2610.22580v1
• Date: Thu, 15 Oct 2026 19:28:26 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-20 00:56:07.640057
• Title: Can SOLARBURST go silicon? A systematic analysis on software supply chain attacks for VLSI design flows
• Title（参考訳）: SOLARBURSTはシリコンになるのか?VLSI設計フローに対するソフトウェアサプライチェーンアタックの系統的解析
• Abstract要約: VLSIツールのソフトウェアサプライチェーン(SWSC)をターゲットにした攻撃者は、VLSI設計パイプラインを完全に覆すことができる。 本稿では、SWSCの観点から、VLSIの脆弱な表面を系統的に解析する。
• 参考スコア（独自算出の注目度）: 7.423684794798728
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: An attacker targeting the software supply chain (SWSC) of VLSI tools can fully subvert the VLSI design pipeline through purely software level compromises. However, cur- rent literature on both SWSC and VLSI hardware security has not explored how software can be used to subvert the security of the VLSI design flow. In order to bridge this gap, this paper presents a systematic analysis of the vulnerable surface of VLSI from a SWSC standpoint. We carry this anal- ysis through three major activities. First, we did an empirical analysis of VLSI software suites, focusing on their software composition, security features, and tool interactions within the VLSI design flow. Second, we develop a VLSI-SWSC attack taxonomy model that links software supply chain at- tacks and their mechanisms to the VLSI attacks they enable, the design-flow stages they affect, and their resulting security outcomes, allowing us to identify 717 possible new attacks, including 60 high feasibility attacks supported by evidence collected in our empirical analysis. Third, we identify what possible security outcomes can be achieved by an attacker from these attacks and produce a comprehensive VLSI SWSC threat model. We evaluate the feasibility of the attacks identi- fied by our taxonomy across VLSI design stages and assess existing defenses to determine which attacks are mitigated and which remain unaddressed. In addition, we present case studies using a reference VLSI design flow consisting of open- source VLSI tools and highlight attacks identified through our taxonomy on the VLSI SWSC uniquely from a software perspective.
• Abstract（参考訳）: VLSIツールのソフトウェアサプライチェーン(SWSC)をターゲットにした攻撃者は、純粋にソフトウェアレベルの妥協を通じてVLSI設計パイプラインを完全に覆すことができる。 しかしながら、SWSCとVLSIハードウェアセキュリティの両面におけるカーレンタルの文献は、VLSI設計フローのセキュリティを覆すためにソフトウェアをどのように使用できるかは明らかにされていない。 本稿では,このギャップを埋めるために,SWSCの観点からVLSIの脆弱な表面を体系的に解析する。 このアナルイシスは3つの主要な活動を通して行われます。 まず,VLSI設計フロー内のソフトウェア構成,セキュリティ機能,ツールインタラクションに着目し,VLSIソフトウェアスイートの実証分析を行った。 第2に、ソフトウェアサプライチェーンのオンタックとそれらのメカニズムを、それらが実現したVLSI攻撃、それらが影響する設計フローステージ、およびそれらの結果として生じるセキュリティ成果とを結びつけるVLSI-SWSC攻撃分類モデルを構築し、経験分析で収集した証拠によって支援された60個の高い実行可能性攻撃を含む717個の新たな攻撃を特定できるようにする。 第3に、これらの攻撃から攻撃者によって可能となるセキュリティ結果を特定し、包括的なVLSI SWSC脅威モデルを作成する。 我々は,VLSI設計段階における分類学による攻撃の可能性を評価し,既存の防御を評価し,どの攻撃が軽減され,どの攻撃が未適応であるかを判断する。 さらに,オープンソースVLSIツールによる参照VLSI設計フローと,VLSI SWSCの分類から同定した攻撃をソフトウェアの観点から一意に評価するケーススタディを提案する。

関連論文リスト

• LLM-Assisted Detection and Repair of Hardware Security Vulnerabilities in Verilog Designs [5.354071922171165]
  We propose a method that leverage a Large Language Model (LLM) to find potential hardware CWEs directly from hardware design in Verilog。 ハードウェア設計プロセスにおいて,セキュリティ脆弱性を自動かつスケーラブルに識別する支援を提供することにより,従来のハードウェアセキュリティ分析を強化するLLMの可能性を実証した。
  論文  参考訳（メタデータ） (2026-08-05T14:35:41Z)
• SeClaw: Spec-Driven Security Task Synthesis for Evaluating Autonomous Agents [87.26967184869198]
  SeClawは、仕様駆動のセキュリティタスク合成と、自律エージェントの実行ベースのセキュリティ評価を組み合わせたフレームワークである。 ベンチマークは、リソース、ユーザタスク、環境、本質的なエージェントの振る舞いから生じるリスクをカバーしている。
  論文  参考訳（メタデータ） (2026-06-01T14:23:42Z)
• Vision-Language-Action Safety: Threats, Challenges, Evaluations, and Mechanisms [61.29786895012393]
  VLA(Vision-Language-Action)モデルがインボディードインテリジェンスのための統一された基盤として登場している。 この調査は、ビジョン・ランゲージ・アクションモデルにおける安全性の統一的で最新の概要を提供する。
  論文  参考訳（メタデータ） (2026-04-26T15:58:19Z)
• An Approach to Generate Attack Graphs with a Case Study on Siemens PCS7 Blueprint for Water Treatment Plants [0.6935490869740528]
  本稿では、ICS環境における攻撃グラフ生成のための半自動アプローチを紹介し、多段階攻撃シナリオの可視化と解析を行う。 単一障害点がネットワークセグメンテーションを損なう可能性、重要な脆弱性へのパッチがセキュリティゾーン全体を保護する可能性を示す。
  論文  参考訳（メタデータ） (2026-03-26T00:06:20Z)
• ORCA -- An Automated Threat Analysis Pipeline for O-RAN Continuous Development [57.61878484176942]
  Open-Radio Access Network (O-RAN)は、多くのソフトウェアコンポーネントをクラウドのようなデプロイメントに統合し、これまで考えられていなかったセキュリティ脅威に無線アクセスネットワークを開放する。 現在の脆弱性評価の実践は、しばしば手動、労働集約、主観的な調査に依存しており、脅威分析の不整合につながる。 人間の介入や関連するバイアスを最小限に抑えるために,自然言語処理(NLP)を活用する自動パイプラインを提案する。
  論文  参考訳（メタデータ） (2026-01-20T07:31:59Z)
• An Empirical Study on the Security Vulnerabilities of GPTs [48.12756684275687]
  GPTは、OpenAIの大規模言語モデルに基づいた、カスタマイズされたAIエージェントの一種である。 本稿では,GPTのセキュリティ脆弱性に関する実証的研究について述べる。
  論文  参考訳（メタデータ） (2025-11-28T13:30:25Z)
• AttackVLA: Benchmarking Adversarial and Backdoor Attacks on Vision-Language-Action Models [60.39655329875822]
  VLA(Vision-Language-Action)モデルは、ロボットが自然言語の命令を解釈し、多様なタスクを実行することを可能にするモデルである。 このようなモデルを攻撃することへの関心は高まっているが、既存の手法の有効性は依然として不明である。 我々はVLA開発ライフサイクルに合わせて統合されたフレームワークであるAttackVLAを提案する。
  論文  参考訳（メタデータ） (2025-11-15T10:30:46Z)
• Enhancing Software Supply Chain Security Through STRIDE-Based Threat Modelling of CI/CD Pipelines [1.3535770763481907]
  本研究では,継続的統合/継続的デプロイメントライフサイクルを通じてリスクを特定し,緩和するために,構造化された脅威モデリングアプローチを適用します。 脅威は文書化されており、NIST SP 800-218、トップ10のCI/CDリスク、SLSAフレームワークなどの標準から引き出された包括的なセキュリティコントロールが提供されている。 このアプローチは、進化するソフトウェアサプライチェーンの脅威に対するCI/CDパイプラインのセキュリティを強化するための実践的なロードマップを提供する。
  論文  参考訳（メタデータ） (2025-06-06T19:06:59Z)
• Evolutionary Large Language Models for Hardware Security: A Comparative Survey [0.4642370358223669]
  本研究では,レジスタ転送レベル(RTL)設計におけるLLM(Large Language Models)統合の種について検討する。 LLMは、HW設計に固有のセキュリティ関連脆弱性を自動的に修正するために利用することができる。
  論文  参考訳（メタデータ） (2024-04-25T14:42:12Z)
• Security and Reliability Evaluation of Countermeasures implemented using High-Level Synthesis [0.0]
  サイドチャネル分析(SCA)とフォールトインジェクション(FI)攻撃は強力なハードウェア攻撃である。 HLSツールにセキュリティと信頼性による最適化が欠如しているため、HLSベースの設計では、アルゴリズムの特性と対策が損なわれていないことを検証する必要がある。
  論文  参考訳（メタデータ） (2023-12-11T10:13:47Z)
• Leveraging Traceability to Integrate Safety Analysis Artifacts into the Software Development Process [51.42800587382228]
  安全保証ケース(SAC)は、システムの進化中に維持することが困難である。 本稿では,ソフトウェアトレーサビリティを活用して,関連するシステムアーチファクトを安全解析モデルに接続する手法を提案する。 安全ステークホルダーがシステム変更が安全性に与える影響を分析するのに役立つように、システム変更の合理性を設計する。
  論文  参考訳（メタデータ） (2023-07-14T16:03:27Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。