論文の概要: AnalogPortBench: Benchmarking LLMs on Analog Circuit Porting

• arxiv url: http://arxiv.org/abs/2610.33088v1
• Date: Wed, 21 Oct 2026 20:45:51 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-10-27 22:27:13.241844
• Title: AnalogPortBench: Benchmarking LLMs on Analog Circuit Porting
• Title（参考訳）: AnalogPortBench: アナログ回路ポーティングにおけるLCMのベンチマーク
• Abstract要約: 本稿では,10個の回路を移植するための54タスクのベンチマークであるAnalogPortBenchを紹介する。 タスクは直接ポートから供給を減らし、より厳しい仕様から実現不可能なものまで様々です。 すべての実行可能なタスクは、参照設計を5つのプロセスコーナーで検証する。
• 参考スコア（独自算出の注目度）: 5.288075036326476
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: Analog circuit design still relies heavily on expert knowledge, and porting proven designs to new process nodes is a recurring bottleneck. As a lower supply reduces available voltage headroom, a working topology may require redesign or fail to meet specifications. While large language models (LLMs) have begun to generate and optimize analog circuits, existing benchmarks focus on one process node and assume feasible specifications. To bridge this gap, we introduce AnalogPortBench, a benchmark of 54 tasks for porting ten circuits, from current mirrors to telescopic amplifiers, from a 0.18 $μ$m process to the open-source SKY130 PDK. Tasks range from a direct port through a reduced supply and harder specifications to infeasible ones, and every feasible task has a reference design verified at five process corners. Evaluating six frontier LLMs at two reasoning levels, with and without simulation feedback, we find that models port simple circuits but rarely re-design headroom-sensitive amplifiers, seldom recognize infeasible specifications, and gain more from simulation feedback than from more samples or reasoning. Code and data are available at https://github.com/saeidrajabii/AnalogPortBench.
• Abstract（参考訳）: アナログ回路の設計は依然として専門家の知識に大きく依存しており、実証済みの設計を新しいプロセスノードに移植することは繰り返し発生するボトルネックである。 低供給で利用可能な電圧ヘッドルームが減少するので、作業トポロジは再設計が必要か、仕様を満たしていない可能性がある。 大規模言語モデル(LLM)はアナログ回路の生成と最適化を始めているが、既存のベンチマークでは一つのプロセスノードにフォーカスし、実現可能な仕様を仮定している。 このギャップを埋めるために、AnalogPortBenchという、現在のミラーからテレスコープアンプへ10個の回路を移植する54のタスクのベンチマークを、0.18$μ$mプロセスからオープンソースのSKY130 PDKに導入した。 タスクは直接ポートから供給が減り、仕様が難しくなるものから実現不可能なものまで様々であり、すべての実行可能タスクは5つのプロセスコーナーで基準設計が検証される。 6つのフロンティアLCMを2つの推論レベルで評価し、シミュレーションフィードバックなしでは、モデルが単純な回路を移植するが、ヘッドルーム感応増幅器を再設計することは滅多になく、実現不可能な仕様を認識せず、より多くのサンプルや推論よりもシミュレーションフィードバックから得られることが判明した。 コードとデータはhttps://github.com/saeidrajabii/AnalogPortBench.comで公開されている。

関連論文リスト

• Verifiable quantum advantage in extremely low depth [52.51019642214249]
  浅量子回路では解けない問題を格子ベースの仮定で解くのが困難である。 浅量子回路は、解を効率よく検証できる古典的な難題を解くのに十分な構造を持っていることを証明している。
  論文  参考訳（メタデータ） (2026-09-01T15:54:34Z)
• S$^3$AM: A Single-Stream SAM with Reliability-Calibrated Frequency Adapter for Multi-modal Salient Object Detection [74.15663758681849]
  シングルストリームフレームワークは、信頼性キャリブレーションされた周波数適応をMSOD用のSAMバックボーンに組み込む。 RGB-D、RGB-T、RGB-NIRの正当性オブジェクト検出ベンチマークの実験により、提案フレームワークが競合性能を達成することを確認した。
  論文  参考訳（メタデータ） (2026-08-18T08:05:00Z)
• Machine Learning-Based Reconstruction for Resistive Silicon Sensors [53.365453214937496]
  抵抗型シリコンセンサの機械学習による再構成と圧縮について検討した。 相関パッドからのフルウェーブフォーム情報を用いて、再構成を規則化し、空間情報を抽出する。 まず、LSTM層に基づくリカレントニューラルネットワークモデルを紹介し、フルウェーブフォーム再構成のための概念実証実装を提供する。
  論文  参考訳（メタデータ） (2026-07-13T14:03:26Z)
• Reducing Quantum Error Mitigation Bias Using Verifiable Benchmark Circuits [0.0]
  汎用バイアス型量子誤り軽減法を改善するために, 単純, 可鍛性, 低オーバヘッド方式を提案する。 最大2000個のエンタングゲートを持つ100量子ビット回路上での標準QEMよりも最大15%の忠実度向上を実現した。
  論文  参考訳（メタデータ） (2026-03-10T20:51:30Z)
• AnalogSAGE: Self-evolving Analog Design Multi-Agents with Stratified Memory and Grounded Experience [13.371317989669782]
  我々は,4つの階層化メモリ層を通して3段階のエージェント探索をコーディネートするオープンソースのマルチエージェントフレームワークであるAnalogSAGEを提案する。 本ベンチマークでは,10の仕様駆動型動作増幅器設計問題に対して,定量的およびクロスタスク比較が可能となる。 AnalogSAGEは10$times$総合パスレート、48$times$ Pass@1、および4$times$パラメータ検索スペースを既存のフレームワークと比較して削減する。
  論文  参考訳（メタデータ） (2025-12-27T02:06:05Z)
• CktGen: Specification-Conditioned Analog Circuit Generation [28.780603785886242]
  本稿では,特定の仕様に基づいてアナログ回路を直接生成するタスクを提案する。 具体的には、単純だが効果的な変分オートエンコーダ(VAE)モデルであるCktGenを提案する。 オープンサーキットベンチマーク(OCB)の総合的な実験を行い、モデル間の整合性を評価するための新しい評価指標を導入する。
  論文  参考訳（メタデータ） (2024-10-01T18:35:44Z)
• AnalogCoder: Analog Circuit Design via Training-Free Code Generation [28.379045024642668]
  本稿では,アナログ回路を設計するための訓練不要なLarge Language ModelsエージェントであるAnalogCoderを紹介する。 フィードバック強化フローとドメイン固有のプロンプトが組み込まれており、アナログ回路の自動化および自己修正設計を可能にする。 20個の回路を設計し、標準のGPT-4oより5個多く設計した。
  論文  参考訳（メタデータ） (2024-05-23T17:13:52Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。