論文の概要: RV2GC: Reconstructing the Garbling Boundary in a RISC-V Garbled Processor

• arxiv url: http://arxiv.org/abs/2610.39572v1
• Date: Thu, 29 Oct 2026 08:14:55 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-11-02 23:26:04.919636
• Title: RV2GC: Reconstructing the Garbling Boundary in a RISC-V Garbled Processor
• Title（参考訳）: RV2GC:RISC-V ガブルプロセッサにおけるガブル境界の再構築
• Abstract要約: RV2GCはRISC-V命令回路の固定ライブラリの周囲のガーリング境界を再構築する。 Conditional-execution Stackとプロテクトコミットは、シークレット依存のブランチ、バウンドループ、シークレットインデックスメモリアクセスをサポートする。
• 参考スコア（独自算出の注目度）: 24.15569105566429
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Programmable garbled-circuit execution must balance the benefits of cross-program reuse against the cost of repeated work during secure execution. A complete garbled processor provides a fixed circuit for many programs, but its evaluator repeatedly visits processor-wide structures even when only a small part performs the current protected computation. We present RV2GC, which reconstructs the garbling boundary around a fixed library of RISC-V instruction circuits. Public scheduling and operand routing operate outside the circuit topologies; persistent label-encoded state connects independently invoked garbled instruction circuits and instruction-specific garbling-free paths through a common interface. A Conditional-execution Stack and protected commits support secret-dependent branches, bounded loops, and secret-indexed memory access under public scheduling, keeping instruction and memory-address sequences independent of private inputs. Across nine benchmarks, measured ARM2GC-to-RV2GC runtime ratios range from 12.81 to 4,043. In terms of circuit size, the largest listed instruction circuit has 3,386 gates, corresponding to 2.044% and 0.393% of the 256-byte and 4,096-byte Amber processors, respectively. Additional comparisons quantify schedule storage, communication, and the cost of secret-dependent execution.
• Abstract（参考訳）: プログラム可能なガーブロード回路の実行は、セキュアな実行中に繰り返し実行される作業のコストに対して、プログラム間の再利用の利点をバランスさせなければなりません。 完全なガーブロードプロセッサは、多くのプログラムに対して固定回路を提供するが、その評価器は、小さな部分だけが現在の保護された計算を実行している場合でも、プロセッサ全体の構造を何度も訪問する。 本稿では,RISC-V 命令回路の固定ライブラリ周囲のガーリング境界を再構成する RV2GC を提案する。 公開スケジューリングとオペランドルーティングは、回路トポロジの外で動作し、永続的なラベルエンコード状態は、独立に呼び出されたガーブラード命令回路と、共通インターフェースを介して命令固有のガーブラーフリーパスを接続する。 Conditional-execution Stackとプロテクトコミットは、プライベート入力とは独立して命令とメモリアドレスシーケンスを保持する、パブリックスケジューリングの下でシークレット依存のブランチ、バウンドループ、シークレットインデックスメモリアクセスをサポートする。 9つのベンチマークで、ARM2GC-to-RV2GCランタイム比は12.81から4,043である。 最大の命令回路は3,386個のゲートを持ち、それぞれ256バイトと4,096バイトのAmberプロセッサの2.044%と0.393%に対応している。 追加比較は、スケジュールストレージ、通信、シークレット依存の実行コストを定量化する。

関連論文リスト

• The Cost of a Real Grover Oracle: Minecraft Seed Search from Software to Quantum Hardware [0.0]
  Oracle for Minecraft 1.13.1 seed recovery, a application of quantum search to procedural content generation。 独立したJava参照に対して、縮小幅演算、位相マーキング、非計算、および完全なGroverループが検証される。 その結果、演算の特殊化によるリソースの利点を定量化し、縮小幅のIBMハードウェア実験においてかなりのルーティング感度を示す。
  論文  参考訳（メタデータ） (2026-10-23T16:05:56Z)
• StateSync-GKR: Design and Evaluation of a Reusable Sparse GKR Engine [9.32030540168344]
  StateSync-GKRは、スパースマークル検証コアを備えた再利用可能なRustsumcheck/GKRコアである。 キューブ/ファイン融合と並列経路制約は回路スケジュールと証明サイズ成長をコンパクトに保つ。
  論文  参考訳（メタデータ） (2026-10-10T12:06:57Z)
• HOMARD: Hammering Off-chip Memory via Aggregate power Rail Disclosure [39.42699517851229]
  本研究は,非特権電力センサがマッピング機能を回復し,タイマーを使わずにメモリアクセスのデータ依存を明らかにすることを実証する。 本稿では,このテレメトリからDRAM活動を読み取る手法と,攻撃プリミティブを2つ提示する。 その結果、プロファイリングされたマイクロアーキテクチャーアタックのための独立したサイドチャネルとして、特権のないパワーテレメトリが確立された。
  論文  参考訳（メタデータ） (2026-10-08T18:40:31Z)
• Vectorizing Quantum Control: A RISC-V Vector Extension Architecture for Scalable Qubit Systems [3.0813246384068242]
  本稿では RISC-V Vector (RVV) エンジンをベースとしたベクトル化量子制御手法を提案する。 我々の手法は1つの命令で最大128キュービットに対処できる。 また、パラメータ化された回転情報を命令セットに埋め込んで、ハイブリッド量子古典プログラムにおけるゲート回転の動的チューニングを可能にする。
  論文  参考訳（メタデータ） (2026-07-08T13:05:19Z)
• RelayGR: Scaling Long-Sequence Generative Recommendation via Cross-Stage Relay-Race Inference [46.66085102313264]
  リアルタイムレコメンデータシステムは、厳密なテールレイテンシSLOの下でカスケード(検索、前処理、きめ細かいランキング)を実行する。 本稿では,GRのHBMリレートレース推論を可能にする生産システムであるRelayGRについて述べる。 RelayGRは1.5$times$より長いシーケンスをサポートし、SLO準拠のスループットを最大3.6$times$に改善する。
  論文  参考訳（メタデータ） (2026-01-05T01:34:06Z)
• On the Constant Depth Implementation of Pauli Exponentials [49.48516314472825]
  任意の長さの $Zotimes n$指数を$mathcalO(n)$ ancillae と 2体 XX と ZZ の相互作用を用いて一定深さの回路に分解する。 クビットリサイクルの恩恵を受ける回路の書き直し規則を導入し,本手法の正しさを実証する。
  論文  参考訳（メタデータ） (2024-08-15T17:09:08Z)
• Improving Qubit Routing by Using Entanglement Mediated Remote Gates [1.9299285312415735]
  短期量子コンピュータは接続の制約があり、デバイス内の量子ビットのペアが相互作用できる。 本研究では,標準ゲートとEPR経由の遠隔制御NOTゲートの両方で回路のルーティングを最適化する手法を開発した。 本研究では,EPRを介する操作により,コンパイルされた回路のゲート数や深さを大幅に削減できることを実証する。
  論文  参考訳（メタデータ） (2023-09-22T18:51:36Z)
• Efficient Quantum Circuit Design with a Standard Cell Approach, with an Application to Neutral Atom Quantum Computers [45.66259474547513]
  従来の回路設計から借用した標準セルアプローチを用いて量子回路を設計する。 本稿では,自動ルーティング方式と比較してレイアウト対応ルータが大幅に高速で,より浅い3D回路を実現することを示す。
  論文  参考訳（メタデータ） (2022-06-10T10:54:46Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。