論文の概要: End-to-End NTT on FPGA for FHE Acceleration

• arxiv url: http://arxiv.org/abs/2611.03325v1
• Date: Mon, 02 Nov 2026 15:49:14 GMT
• ステータス: 翻訳完了
• システム内更新日: 2026-11-06 05:06:49.355255
• Title: End-to-End NTT on FPGA for FHE Acceleration
• Title（参考訳）: FHE加速のためのFPGA上のエンドツーエンドNTT
• Abstract要約: ホモモルフィック暗号化(英語版) (FHE) は、復号化せずに暗号化されたデータに対するプライバシー保護計算を可能にする。 FHEに基づくディープラーニング推論では、CPU時間の63%が数理論変換(NTT)とその逆(INTT)に費やされている。
• 参考スコア（独自算出の注目度）: 0.8685511693061709
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Fully homomorphic encryption (FHE) enables privacy-preserving computation on encrypted data without decryption. Despite its strong security guarantees, FHE incurs substantial computational and memory overhead. In FHE-based deep learning inference, on average 63% of the CPU time is spent on the number theoretic transform (NTT) and its inverse (INTT), which reduce the complexity of polynomial multiplication from $O(N^2)$ to $O(N \log N)$. Prior FPGA works follow two approaches: accelerating entire FHE schemes, which yields significant speedups but ties them to specific parameters and algorithms, or accelerating only the NTT, which applies across schemes, algorithms, and libraries. Most FPGA NTT designs require interconnects that grow with parallelism and utilize significant resources, which complicates routing on multi-die FPGAs. Additionally, to the best of our knowledge, end-to-end NTT acceleration within an FHE context has so far been left unexplored. We design a fully unrolled, delay-commutator streaming NTT/INTT kernel, and floorplan it across the three dies of an AMD Alveo V80. At 400 MHz, the kernel transforms a polynomial of $2^{16}$ coefficients every 5.12 $μ$s, the highest throughput among FPGA designs at this size. Offloaded end to end, it is up to 22x faster than the CPU per transform. We integrate the kernel into the Lattigo FHE library and evaluate it end to end. With 128-bit secure parameters, it accelerates core FHE operations, such as key switching and bootstrapping, by 1.8-2.2x, and neural network inference by 1.8-2.1x.
• Abstract（参考訳）: 完全同型暗号化(FHE)は、復号化せずに暗号化されたデータに対するプライバシー保護計算を可能にする。 強力なセキュリティ保証にもかかわらず、FHEは相当な計算とメモリオーバーヘッドを発生させる。 FHEに基づくディープラーニング推論では、CPU時間の平均63%は数理論変換(NTT)とその逆(INTT)に費やされ、多項式乗算の複雑さは$O(N^2)$から$O(N \log N)$に減少する。 FHEスキーム全体を高速化するが、特定のパラメータやアルゴリズムに結び付けるか、NTTのみを高速化し、スキーム、アルゴリズム、ライブラリをまたいで適用する。 ほとんどのFPGA NTT設計では、並列性と共に成長し、多次元FPGA上のルーティングを複雑にする重要なリソースを利用する相互接続が必要である。 さらに、私たちの知る限りでは、FHEコンテキスト内のエンドツーエンドNTTアクセラレーションは未探索のままである。 AMD Alveo V80の3つのダイスにまたがって、完全にローリングされた遅延演算子ストリーミングNTT/INTTカーネルを設計する。 400MHzでは、カーネルは5.12$μ$sごとに2^{16}$係数の多項式を変換する。 端から端までロードすると、トランスフォーメーションあたりのCPUより最大22倍高速になる。 カーネルをLattigo FHEライブラリに統合し、エンドツーエンドで評価します。 128ビットのセキュアなパラメータで、キースイッチングやブートストラップといったコアFHE操作を1.8-2.2x、ニューラルネットワークの推論を1.8-2.1xで高速化する。

関連論文リスト

• The Recurrent Transformer: Greater Effective Depth and Efficient Decoding [48.9323408950142]
  Recurrent Transformerは、各レイヤがそれぞれのアクティベーションから計算されたキーと値のペアに付随する、シンプルなアーキテクチャ変更である。 このアーキテクチャは, (i) 従来のトランスフォーマーと (ii) トークン・ツー・グレッシブ・リカレント更新の両方を軽度な仮定でエミュレートできることを示す。
  論文  参考訳（メタデータ） (2026-04-23T02:12:58Z)
• BWTA: Accurate and Efficient Binarized Transformer by Algorithm-Hardware Co-design [71.97035034203275]
  バイナライゼーションにおけるゼロ点歪みを解析し,BWTA量子化方式を提案する。 本稿では,Smooth Multi-Stage Quantizationを提案し,レベルワイド・デグラデーション・ストラテジーとMagnitude Alignment Projection Factorを組み合わせた。 実験の結果、BWTAはTransformerベースのモデルに対して、GLUEでは平均3.5%、タスクでは2%未満の精度でフル精度のパフォーマンスにアプローチしていることがわかった。
  論文  参考訳（メタデータ） (2026-04-05T04:25:07Z)
• @NTT: Algorithm-Targeted NTT hardware acceleration via Design-Time Constant Optimization [4.080796345570048]
  @NTTは、これらのアルゴリズムのリングパラメータが固定されているという事実を利用して、設計時の定数最適化を可能にする。 TSMC 28nmライブラリを用いて実装したDilithium NTTのケーススタディでは、クロック周波数1.0GHzで動作する。 FPGAでは、最先端の実装よりも5.2倍高いスループットのLUTを実現している。
  論文  参考訳（メタデータ） (2026-01-25T11:48:24Z)
• FAMOUS: Flexible Accelerator for the Attention Mechanism of Transformer on UltraScale+ FPGAs [0.0]
  Transformer Neural Network(TNN)は、自然言語処理(NLP)、機械翻訳、コンピュータビジョン(CV)など、幅広いアプリケーション領域に応用されている。 本稿では、フィールドプログラマブルゲートアレイ(FPGA)上でのTNNの重み付きマルチヘッドアテンション計算のためのフレキシブルハードウェアアクセラレータである textitFamous を提案する。 並列性を改善し、レイテンシを低減するために、処理要素とオンチップメモリの高利用に最適化されている。
  論文  参考訳（メタデータ） (2024-09-21T05:25:46Z)
• Fast-iTPN: Integrally Pre-Trained Transformer Pyramid Network with Token Migration [138.24994198567794]
  ITPNは2つの精巧な設計で生まれ、1)視覚変換器を用いた最初の事前訓練型特徴ピラミッド(ViT)である。 Fast-iTPNは推論手順を最大70%高速化でき、性能損失は無視できる。
  論文  参考訳（メタデータ） (2022-11-23T06:56:12Z)
• LL-GNN: Low Latency Graph Neural Networks on FPGAs for High Energy Physics [45.666822327616046]
  本研究は,粒子検出器のための低グラフニューラルネットワーク(LL-GNN)設計のための新しい再構成可能なアーキテクチャを提案する。 LL-GNNの設計は、洗練されたアルゴリズムが実験データを効率的に処理できるようにすることで、次世代のトリガーシステムを進化させる。
  論文  参考訳（メタデータ） (2022-09-28T12:55:35Z)
• Adaptable Butterfly Accelerator for Attention-based NNs via Hardware and Algorithm Co-design [66.39546326221176]
  多くのAIタスクにおいて、注意に基づくニューラルネットワークが普及している。 注意機構とフィードフォワードネットワーク(FFN)の使用は、過剰な計算とメモリ資源を必要とする。 本稿では,注目機構とFFNの両方を近似するために,バタフライの分散パターンを統一したハードウェアフレンドリーな変種を提案する。
  論文  参考訳（メタデータ） (2022-09-20T09:28:26Z)
• EdgeBERT: Sentence-Level Energy Optimizations for Latency-Aware Multi-Task NLP Inference [82.1584439276834]
  BERTのようなトランスフォーマーベースの言語モデルでは、自然言語処理(NLP)タスクの精度が大幅に向上する。 We present EdgeBERT, a in-deepth algorithm- hardware co-design for latency-aware energy optimization for multi-task NLP。
  論文  参考訳（メタデータ） (2020-11-28T19:21:47Z)
• SPEC2: SPECtral SParsE CNN Accelerator on FPGAs [31.31419913907224]
  我々は、スペクトルCNNを練習し、加速する最初の研究であるSPEC2を提案する。 スパースカーネルへの効率的なランダムアクセスが可能なFPGA上に最適化されたパイプラインアーキテクチャを設計する。 得られたアクセラレータは、VGG16の最先端FPGA実装と比較して最大24倍のスループットを実現している。
  論文  参考訳（メタデータ） (2019-10-16T23:30:22Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。