論文の概要: Hierarchical decoding to reduce hardware requirements for quantum
computing
- arxiv url: http://arxiv.org/abs/2001.11427v1
- Date: Thu, 30 Jan 2020 16:09:51 GMT
- ステータス: 処理完了
- システム内更新日: 2023-06-05 04:43:04.322710
- Title: Hierarchical decoding to reduce hardware requirements for quantum
computing
- Title(参考訳): 量子コンピューティングのハードウェア要件を削減する階層型デコーディング
- Authors: Nicolas Delfosse
- Abstract要約: 本稿では,安価なハードディシジョンデコーダを用いた表面符号に基づくフォールトトレラント量子コンピューティングアーキテクチャを提案する。
遅延復号器により、1500倍の帯域幅と復号化ハードウェアが得られる。
シミュレーションでは、Union-Findデコーダの10倍のスピードアップと、Minimum Weight Perfect Matching Decoderの50倍のスピードアップを示す。
- 参考スコア(独自算出の注目度): 0.0
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Extensive quantum error correction is necessary in order to scale quantum
hardware to the regime of practical applications. As a result, a significant
amount of decoding hardware is necessary to process the colossal amount of data
required to constantly detect and correct errors occurring over the millions of
physical qubits driving the computation. The implementation of a recent highly
optimized version of Shor's algorithm to factor a 2,048-bits integer would
require more 7 TBit/s of bandwidth for the sole purpose of quantum error
correction and up to 20,000 decoding units. To reduce the decoding hardware
requirements, we propose a fault-tolerant quantum computing architecture based
on surface codes with a cheap hard-decision decoder, the lazy decoder, combined
with a sophisticated decoding unit that takes care of complex error
configurations. Our design drops the decoding hardware requirements by several
orders of magnitude assuming that good enough qubits are provided. Given qubits
and quantum gates with a physical error rate $p=10^{-4}$, the lazy decoder
drops both the bandwidth requirements and the number of decoding units by a
factor 50x. Provided very good qubits with error rate $p=10^{-5}$, we obtain a
1,500x reduction in bandwidth and decoding hardware thanks to the lazy decoder.
Finally, the lazy decoder can be used as a decoder accelerator. Our simulations
show a 10x speed-up of the Union-Find decoder and a 50x speed-up of the Minimum
Weight Perfect Matching decoder.
- Abstract(参考訳): 量子ハードウェアを実用的な応用体制にスケールするために、広範囲の量子誤差補正が必要である。
結果として、計算を駆動する数百万の物理キュービットにわたって発生する誤りを常に検出し、訂正するために必要とされる膨大なデータの処理には、かなりの量の復号ハードウェアが必要となる。
2,048ビットの整数を計算するために最近高度に最適化されたshorのアルゴリズムの実装では、量子誤り訂正と20,000個の復号化ユニットのみのために、帯域幅を7 tbit/s以上必要としていた。
ハードウェアのデコーディングを減少させるため、より安価なハードデシジョンデコーダであるlazy decoderと、複雑なエラー設定を処理する洗練されたデコードユニットを備えた、表面符号に基づくフォールトトレラント量子コンピューティングアーキテクチャを提案する。
我々の設計では、十分な量子ビットが提供されると仮定して、ハードウェアのデコード要件を桁違いに小さくする。
量子ビットと量子ゲートに物理エラーレート$p=10^{-4}$が与えられると、遅延復号器は帯域幅要求と復号ユニット数の両方を50倍減少させる。
誤差率$p=10^{-5}$の非常に良い量子ビットが与えられ、遅延デコーダにより1500倍の帯域幅とデコードハードウェアが得られる。
最後に、遅延デコーダはデコーダアクセラレータとして使用することができる。
シミュレーションでは、ユニオンフィンドデコーダの10倍のスピードアップと最小重量の完全マッチングデコーダの50倍のスピードアップを示す。
関連論文リスト
- How to choose a decoder for a fault-tolerant quantum computer? The speed
vs accuracy trade-off [48.73569522869751]
与えられた量子アーキテクチャに対して最適なデコーダを選択する方法を示す。
速度と精度のトレードオフを分析することにより、最適な停止時間を選択する戦略を提案する。
PyMatchingデコーダのデスクトップ実装を備えたサーフェスコードのプロトコルについて説明する。
論文 参考訳(メタデータ) (2023-10-23T19:30:08Z) - A real-time, scalable, fast and highly resource efficient decoder for a
quantum computer [1.9479059801959495]
両課題を克服するCollision Clusteringデコーダを導入します。
FPGAとASICの両方でデコーダを実装します。
我々のデコーダは高性能かつ資源効率の両面に最適化されており、ハードウェア上での実装はフォールトトレラントな量子コンピュータの実現に有効である。
論文 参考訳(メタデータ) (2023-09-11T15:46:27Z) - Belief propagation as a partial decoder [0.0]
本稿では,デコードサイクルを高速化し,精度を向上する2段デコーダを提案する。
第一段階では、信念伝播に基づく部分復号器を用いて、高い確率で発生した誤りを訂正する。
第2段階では、従来のデコーダが残したエラーを補正する。
論文 参考訳(メタデータ) (2023-06-29T17:44:20Z) - The END: An Equivariant Neural Decoder for Quantum Error Correction [73.4384623973809]
データ効率のよいニューラルデコーダを導入し、この問題の対称性を活用する。
本稿では,従来のニューラルデコーダに比べて精度の高い新しい同変アーキテクチャを提案する。
論文 参考訳(メタデータ) (2023-04-14T19:46:39Z) - Modular decoding: parallelizable real-time decoding for quantum
computers [55.41644538483948]
リアルタイム量子計算は、ノイズの多い量子ハードウェアによって生成されたデータのストリームから論理的な結果を取り出すことができる復号アルゴリズムを必要とする。
本稿では,デコーディングの精度を犠牲にすることなく,最小限の追加通信でこの問題に対処できるモジュールデコーディングを提案する。
本稿では,格子探索型耐故障ブロックのモジュールデコーディングの具体例であるエッジ頂点分解について紹介する。
論文 参考訳(メタデータ) (2023-03-08T19:26:10Z) - Better Than Worst-Case Decoding for Quantum Error Correction [6.943255454097062]
超伝導量子システム上での自明な共通ケースエラーを復号し修正するための軽量デコーダを提案する。
デコーダはSFQロジック用に実装されている。
以前のオフチップ帯域削減技術よりも10~000倍の帯域幅削減を実現している。
以前のオンチップのみのデコードに比べて、15-37倍のリソースオーバーヘッド削減を実現している。
論文 参考訳(メタデータ) (2022-08-17T21:26:48Z) - A local pre-decoder to reduce the bandwidth and latency of quantum error
correction [3.222802562733787]
フォールトトレラントな量子コンピュータは、量子ハードウェアと対面する古典的な復号システムによってサポートされる。
本稿では,標準整合デコーダに送信されるシンドロームデータの量を削減するために,グリーディ補正を行うローカルプリデコーダを提案する。
プリデコーダを用いてグローバルデコーダのランタイムと通信帯域幅を大幅に改善する。
論文 参考訳(メタデータ) (2022-08-09T11:01:56Z) - Graph Neural Networks for Channel Decoding [71.15576353630667]
低密度パリティチェック(LDPC)やBCH符号など、様々な符号化方式の競合復号性能を示す。
ニューラルネットワーク(NN)は、与えられたグラフ上で一般化されたメッセージパッシングアルゴリズムを学習する。
提案するデコーダを,従来のチャネル復号法および最近のディープラーニングに基づく結果と比較した。
論文 参考訳(メタデータ) (2022-07-29T15:29:18Z) - Suppressing quantum errors by scaling a surface code logical qubit [147.2624260358795]
複数のコードサイズにわたる論理量子ビット性能のスケーリングの測定について報告する。
超伝導量子ビット系は、量子ビット数の増加による追加誤差を克服するのに十分な性能を有する。
量子誤り訂正は量子ビット数が増加するにつれて性能が向上し始める。
論文 参考訳(メタデータ) (2022-07-13T18:00:02Z) - Improved decoding of circuit noise and fragile boundaries of tailored
surface codes [61.411482146110984]
高速かつ高精度なデコーダを導入し、幅広い種類の量子誤り訂正符号で使用することができる。
我々のデコーダは、信仰マッチングと信念フィンドと呼ばれ、すべてのノイズ情報を活用し、QECの高精度なデモを解き放つ。
このデコーダは, 標準の正方形曲面符号に対して, 整形曲面符号において, より高いしきい値と低い量子ビットオーバーヘッドをもたらすことがわかった。
論文 参考訳(メタデータ) (2022-03-09T18:48:54Z) - A Scalable Decoder Micro-architecture for Fault-Tolerant Quantum
Computing [2.617437465051793]
We design a decoder micro-architecture for the Union-Find decoding algorithm。
量子コンピュータの全ての論理量子ビットに対して、誤り訂正を同時に行うために必要な復号ハードウェアの量を最適化する。
論文 参考訳(メタデータ) (2020-01-18T04:44:52Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。