論文の概要: A Scalable Decoder Micro-architecture for Fault-Tolerant Quantum
Computing
- arxiv url: http://arxiv.org/abs/2001.06598v1
- Date: Sat, 18 Jan 2020 04:44:52 GMT
- ステータス: 処理完了
- システム内更新日: 2023-01-10 05:37:14.013581
- Title: A Scalable Decoder Micro-architecture for Fault-Tolerant Quantum
Computing
- Title(参考訳): フォールトトレラント量子コンピューティングのためのスケーラブルデコーダマイクロアーキテクチャ
- Authors: Poulami Das, Christopher A. Pattison, Srilatha Manne, Douglas Carmean,
Krysta Svore, Moinuddin Qureshi, Nicolas Delfosse
- Abstract要約: We design a decoder micro-architecture for the Union-Find decoding algorithm。
量子コンピュータの全ての論理量子ビットに対して、誤り訂正を同時に行うために必要な復号ハードウェアの量を最適化する。
- 参考スコア(独自算出の注目度): 2.617437465051793
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Quantum computation promises significant computational advantages over
classical computation for some problems. However, quantum hardware suffers from
much higher error rates than in classical hardware. As a result, extensive
quantum error correction is required to execute a useful quantum algorithm. The
decoder is a key component of the error correction scheme whose role is to
identify errors faster than they accumulate in the quantum computer and that
must be implemented with minimum hardware resources in order to scale to the
regime of practical applications. In this work, we consider surface code error
correction, which is the most popular family of error correcting codes for
quantum computing, and we design a decoder micro-architecture for the
Union-Find decoding algorithm. We propose a three-stage fully pipelined
hardware implementation of the decoder that significantly speeds up the
decoder. Then, we optimize the amount of decoding hardware required to perform
error correction simultaneously over all the logical qubits of the quantum
computer. By sharing resources between logical qubits, we obtain a 67%
reduction of the number of hardware units and the memory capacity is reduced by
70%. Moreover, we reduce the bandwidth required for the decoding process by a
factor at least 30x using low-overhead compression algorithms. Finally, we
provide numerical evidence that our optimized micro-architecture can be
executed fast enough to correct errors in a quantum computer.
- Abstract(参考訳): 量子計算は、いくつかの問題に対して古典計算よりも大きな計算上の利点を約束する。
しかし、量子ハードウェアは従来のハードウェアよりもはるかに高いエラー率に苦しんでいる。
その結果、有用な量子アルゴリズムを実行するために広範囲な量子誤差補正が必要となる。
デコーダは、量子コンピュータに蓄積されるよりも早くエラーを識別する役割を担い、実用的なアプリケーション環境にスケールするために最小限のハードウェアリソースで実装されなければならないエラー訂正スキームの重要なコンポーネントである。
本研究では,量子コンピューティングにおいて最も一般的な誤り訂正符号であるsurface code error correctionについて検討し,union-find decodingアルゴリズムのためのデコーダマイクロアーキテクチャを設計する。
本稿では,デコーダを高速化する3段階の完全パイプライン化ハードウェア実装を提案する。
次に、量子コンピュータの全ての論理量子ビットに対して同時にエラー訂正を行うために必要な復号ハードウェアの量を最適化する。
論理量子ビット間でリソースを共有することにより、ハードウェアユニット数の67%の削減とメモリ容量の70%の削減が得られる。
さらに,低オーバヘッド圧縮アルゴリズムを用いて,デコード処理に必要な帯域幅を少なくとも30倍削減する。
最後に、最適化されたマイクロアーキテクチャが量子コンピュータの誤りを訂正するのに十分な速度で実行できるという数値的な証拠を提供する。
関連論文リスト
- Fast Flux-Activated Leakage Reduction for Superconducting Quantum
Circuits [84.60542868688235]
量子ビット実装のマルチレベル構造から生じる計算部分空間から漏れること。
パラメトリックフラックス変調を用いた超伝導量子ビットの資源効率向上のためのユニバーサルリーク低減ユニットを提案する。
繰り返し重み付け安定化器測定におけるリーク低減ユニットの使用により,検出されたエラーの総数を,スケーラブルな方法で削減できることを実証した。
論文 参考訳(メタデータ) (2023-09-13T16:21:32Z) - A real-time, scalable, fast and highly resource efficient decoder for a
quantum computer [1.9479059801959495]
両課題を克服するCollision Clusteringデコーダを導入します。
FPGAとASICの両方でデコーダを実装します。
我々のデコーダは高性能かつ資源効率の両面に最適化されており、ハードウェア上での実装はフォールトトレラントな量子コンピュータの実現に有効である。
論文 参考訳(メタデータ) (2023-09-11T15:46:27Z) - Optimizing quantum gates towards the scale of logical qubits [78.55133994211627]
量子ゲート理論の基本的な前提は、量子ゲートはフォールトトレランスの誤差閾値を超えることなく、大きなプロセッサにスケールできるということである。
ここでは、このような問題を克服できる戦略について報告する。
我々は、68個の周波数可変ビットの周波数軌跡をコレオグラフィーして、超伝導エラー中に単一量子ビットを実行することを示した。
論文 参考訳(メタデータ) (2023-08-04T13:39:46Z) - Decoding algorithms for surface codes [0.0]
現在、表面コードはエラー修正キュービットを構築する最も有望な候補である。
量子技術は古典的な方法で計算が難しい問題を解く可能性がある。
誤り訂正は、量子情報を信頼できるものにし、フォールトトレラントな量子コンピューティングの究極の目標を実現するための貴重なツールである。
論文 参考訳(メタデータ) (2023-07-27T16:34:52Z) - Compilation of a simple chemistry application to quantum error
correction primitives [68.8204255655161]
我々は、最小限の化学例に基づいて、フォールトトレラントに量子位相推定を行うために必要な資源を推定する。
単純な化学回路さえも実装するには900キュービットと2300の量子誤差補正ラウンドが必要である。
論文 参考訳(メタデータ) (2023-07-06T18:00:10Z) - Deep Quantum Error Correction [73.54643419792453]
量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。
本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。
提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
論文 参考訳(メタデータ) (2023-01-27T08:16:26Z) - Matching and maximum likelihood decoding of a multi-round subsystem
quantum error correction experiment [1.2189422792863451]
重六角格子で接続された超伝導量子ビット上で量子誤差補正を行う。
フルプロセッサは、距離3の論理量子ビットを符号化し、耐故障症候群の測定を数ラウンド行うことができる。
完全整合デコーダの使用によって論理誤差が変化することを示す。
論文 参考訳(メタデータ) (2022-03-14T15:44:11Z) - Hardware-Efficient, Fault-Tolerant Quantum Computation with Rydberg
Atoms [55.41644538483948]
我々は中性原子量子コンピュータにおいてエラー源の完全な特徴付けを行う。
計算部分空間外の状態への原子量子ビットの崩壊に伴う最も重要なエラーに対処する,新しい,明らかに効率的な手法を開発した。
我々のプロトコルは、アルカリ原子とアルカリ原子の両方にエンコードされた量子ビットを持つ最先端の中性原子プラットフォームを用いて、近い将来に実装できる。
論文 参考訳(メタデータ) (2021-05-27T23:29:53Z) - NISQ+: Boosting quantum computing power by approximating quantum error
correction [6.638758213186185]
我々は,短期量子コンピュータの計算能力を高める手法を設計する。
完全一致する誤り訂正機構を近似することにより、計算量を増やすことができる。
近距離量子システムにおいて、近似誤り復号をオンラインで実現できるという概念実証を実証する。
論文 参考訳(メタデータ) (2020-04-09T20:17:28Z) - Deterministic correction of qubit loss [48.43720700248091]
量子ビットの損失は、大規模かつフォールトトレラントな量子情報プロセッサに対する根本的な障害の1つである。
トポロジカル曲面符号の最小インスタンスに対して、量子ビット損失検出と補正の完全なサイクルの実装を実験的に実証した。
論文 参考訳(メタデータ) (2020-02-21T19:48:53Z) - Hierarchical decoding to reduce hardware requirements for quantum
computing [0.0]
本稿では,安価なハードディシジョンデコーダを用いた表面符号に基づくフォールトトレラント量子コンピューティングアーキテクチャを提案する。
遅延復号器により、1500倍の帯域幅と復号化ハードウェアが得られる。
シミュレーションでは、Union-Findデコーダの10倍のスピードアップと、Minimum Weight Perfect Matching Decoderの50倍のスピードアップを示す。
論文 参考訳(メタデータ) (2020-01-30T16:09:51Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。