論文の概要: Hardware Trojan Detection Using Controlled Circuit Aging
- arxiv url: http://arxiv.org/abs/2004.02997v3
- Date: Tue, 21 Apr 2020 01:03:16 GMT
- ステータス: 処理完了
- システム内更新日: 2022-12-16 07:39:02.842651
- Title: Hardware Trojan Detection Using Controlled Circuit Aging
- Title(参考訳): 制御回路時効によるハードウェアトロイの木馬検出
- Authors: Virinchi Roy Surabhi, Prashanth Krishnamurthy, Hussam Amrouch, Kanad
Basu, J\"org Henkel, Ramesh Karri, Farshad Khorrami
- Abstract要約: 本稿では,集積回路(IC)におけるトランジスタ老化を利用したハードウェアトロイの木馬検出手法を提案する。
本手法の有用性を実証するために,老化を意識した標準細胞ライブラリを用いた実験を行った。
Trust-hubのベンチマークの結果、検出精度は$geq$99%である。
- 参考スコア(独自算出の注目度): 19.22656318422398
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: This paper reports a novel approach that uses transistor aging in an
integrated circuit (IC) to detect hardware Trojans. When a transistor is aged,
it results in delays along several paths of the IC. This increase in delay
results in timing violations that reveal as timing errors at the output of the
IC during its operation. We present experiments using aging-aware standard cell
libraries to illustrate the usefulness of the technique in detecting hardware
Trojans. Combining IC aging with over-clocking produces a pattern of bit errors
at the IC output by the induced timing violations. We use machine learning to
learn the bit error distribution at the output of a clean IC. We differentiate
the divergence in the pattern of bit errors because of a Trojan in the IC from
this baseline distribution. We simulate the golden IC and show robustness to
IC-to-IC manufacturing variations. The approach is effective and can detect a
Trojan even if we place it far off the critical paths. Results on benchmarks
from the Trust-hub show a detection accuracy of $\geq$99%.
- Abstract(参考訳): 本稿では,集積回路(IC)におけるトランジスタ老化を利用したハードウェアトロイの木馬検出手法を提案する。
トランジスタが老化すると、ICのいくつかの経路に沿って遅延する。
この遅延の増加は、動作中のICの出力のタイミングエラーとして現れるタイミング違反をもたらす。
本稿では,老化対応標準セルライブラリを用いた実験を行い,ハードウェアトロイの木馬検出における手法の有用性について述べる。
IC老化とオーバークロックを組み合わせることで、誘導タイミング違反によるIC出力におけるビットエラーのパターンを生成する。
クリーンICの出力において,機械学習を用いてビット誤り分布を学習する。
我々は、ICにおけるトロイの木馬とこのベースライン分布との相違から、ビットエラーのパターンの相違を区別する。
我々は黄金のICをシミュレートし、IC-to-IC製造のバリエーションに堅牢性を示す。
このアプローチは効果的であり、クリティカルパスから遠く離れていてもトロイの木馬を検出することができる。
Trust-hubのベンチマークの結果、検出精度は$\geq$99%である。
関連論文リスト
- An AI-Enabled Side Channel Power Analysis Based Hardware Trojan Detection Method for Securing the Integrated Circuits in Cyber-Physical Systems [7.333490062088133]
最もステルスな脅威の1つは、ハードウェアトロイの木馬をICに挿入することである。
トロイの木馬はシステムの安全性とセキュリティを著しく侵害することができる。
本稿では,サイドチャネル電力解析に基づくハードウェアトロイの木馬検出のための非侵襲的手法を提案する。
論文 参考訳(メタデータ) (2024-11-19T18:39:20Z) - SPICED: Syntactical Bug and Trojan Pattern Identification in A/MS Circuits using LLM-Enhanced Detection [3.048384587446267]
多くのIC企業は製造をサードパーティのファウンデーションにアウトソースし、ステルスのアナログトロイの木馬のようなセキュリティリスクを生み出している。
回路の透かしを埋め込んだり、ハードウェアベースの監視を行うといった従来の検出方法は、しばしばかなりの面積と電力のオーバーヘッドを課す。
本研究では,ソフトウェア領域内で動作するフレームワークであるSPICEDを提案する。
論文 参考訳(メタデータ) (2024-08-25T17:07:08Z) - Enhancing Quantum Memory Lifetime with Measurement-Free Local Error Correction and Reinforcement Learning [1.0446041735532203]
本稿では,$textitlocal$エラー情報に基づく,計測不要な回路レベルのエラー訂正プロトコルについて検討する。
これらの回路は,2次元トーリック符号メモリを保存するために,中間回路の読み出し速度を低減できることを示す。
論文 参考訳(メタデータ) (2024-08-18T16:18:21Z) - CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。
オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。
我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文 参考訳(メタデータ) (2023-08-31T02:20:25Z) - Adaptive Planning Search Algorithm for Analog Circuit Verification [53.97809573610992]
シミュレーションの少ない機械学習(ML)アプローチを提案する。
提案手法により,OCCを全回路の仕様に近づけることができることを示す。
論文 参考訳(メタデータ) (2023-06-23T12:57:46Z) - CARD: Channel Aligned Robust Blend Transformer for Time Series
Forecasting [50.23240107430597]
本稿では,CARD(Channel Aligned Robust Blend Transformer)という特殊なトランスを設計する。
まず、CARDはチャネルに沿ったアテンション構造を導入し、信号間の時間的相関をキャプチャする。
第二に、マルチスケール知識を効率的に活用するために、異なる解像度のトークンを生成するトークンブレンドモジュールを設計する。
第3に,潜在的な過度な問題を軽減するため,時系列予測のためのロバストな損失関数を導入する。
論文 参考訳(メタデータ) (2023-05-20T05:16:31Z) - Disentangled Causal Graph Learning for Online Unsupervised Root Cause
Analysis [49.910053255238566]
ルート原因分析(RCA)は、システム監視データを分析することにより、システム障害/障害の根本原因を特定することができる。
従来の研究は主にオフラインのRCAアルゴリズムの開発に重点を置いており、しばしば手動でRCAプロセスを開始する必要がある。
我々は、RCAプロセスを自動的に起動し、RCAモデルを漸進的に更新できる新しいオンラインRCAフレームワークであるCORALを提案する。
論文 参考訳(メタデータ) (2023-05-18T01:27:48Z) - Security Closure of IC Layouts Against Hardware Trojans [18.509106432984094]
i)レイアウトレベルのトロイの木馬防止,(ii)最先端のオラクルレス機械学習攻撃に対する耐性,(iii)カスタマイズされた汎用的かつ商用レベルの設計フローに完全に統合されたマルチプレクサベースの論理ロック方式を提案する。
我々は,一般的なトロイアの挿入に対して,また2階攻撃(すなわち,オラクルレス環境でのロック防御を回避しようとする敵)に対して,合理的なオーバーヘッドで,レイアウトをレジリエントにレンダリングできることを示します。
論文 参考訳(メタデータ) (2022-11-15T09:17:49Z) - A Robust and Explainable Data-Driven Anomaly Detection Approach For
Power Electronics [56.86150790999639]
本稿では,2つの異常検出・分類手法,すなわち行列プロファイルアルゴリズムと異常変換器を提案する。
行列プロファイルアルゴリズムは、ストリーミング時系列データにおけるリアルタイム異常を検出するための一般化可能なアプローチとして適している。
検知器の感度、リコール、検出精度を調整するために、一連のカスタムフィルタが作成され、追加される。
論文 参考訳(メタデータ) (2022-09-23T06:09:35Z) - Contrastive Graph Convolutional Networks for Hardware Trojan Detection
in Third Party IP Cores [12.98813441041061]
悪意のあるロジック(Hardware Trojans, HT)は、信頼できないベンダーによってIC設計で使用される3PIPコアに過剰に注入されることは、常に脅威である。
黄金のモデルを持たない合成可能なIPコアを含む設計におけるトリガーベースHTの同定法を開発した。
教師付きコントラスト学習を用いて学習したグラフ畳み込みネットワーク(GCN)に基づくディープラーニングモデルであるGATE-Netを提案する。
論文 参考訳(メタデータ) (2022-03-04T02:19:52Z) - Non-Autoregressive Transformer ASR with CTC-Enhanced Decoder Input [54.82369261350497]
CTCモジュールの予測を精算することでターゲットシーケンスを生成するCTC拡張NARトランスを提案する。
実験結果から,Aishell-1およびAishell-2データセットでは,Aishell-1およびAishell-2データセットの絶対CER劣化が0。
論文 参考訳(メタデータ) (2020-10-28T15:00:09Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。