論文の概要: Reducing the CNOT count for Clifford+T circuits on NISQ architectures
- arxiv url: http://arxiv.org/abs/2011.12191v4
- Date: Mon, 10 Oct 2022 18:11:38 GMT
- ステータス: 処理完了
- システム内更新日: 2023-04-23 06:29:47.864575
- Title: Reducing the CNOT count for Clifford+T circuits on NISQ architectures
- Title(参考訳): NISQアーキテクチャによるClifford+T回路のCNOT数削減
- Authors: Vlad Gheorghiu, Jiaxin Huang, Sarah Meng Li, Michele Mosca, Priyanka
Mukhopadhyay
- Abstract要約: 物理量子ビットの接続性は、CNOTのような2量子演算を「連結」量子ビットに制限する制約の1つである。
本稿では,接続制約アーキテクチャ上でのClifford+T回路におけるCNOT数削減の問題について考察する。
我々は、アダマール門の位置で回路を「スライス」し、ステイナー木を用いて中間のCNOT,Tサブ回路を「構築」する。
- 参考スコア(独自算出の注目度): 6.964575422457177
- License: http://creativecommons.org/licenses/by-nc-nd/4.0/
- Abstract: While mapping a quantum circuit to the physical layer one has to consider the
numerous constraints imposed by the underlying hardware architecture.
Connectivity of the physical qubits is one such constraint that restricts
two-qubit operations, such as CNOT, to "connected" qubits. SWAP gates can be
used to place the logical qubits on admissible physical qubits, but they entail
a significant increase in CNOT-count. In this paper we consider the problem of
reducing the CNOT-count in Clifford+T circuits on connectivity constrained
architectures, like noisy intermediate-scale quantum (NISQ) computing devices.
We "slice" the circuit at the position of Hadamard gates and "build" the
intermediate {CNOT,T} sub-circuits using Steiner trees, significantly improving
on previous methods. We compared the performance of our algorithms while
mapping different benchmark and random circuits to some well-known
architectures such as 9-qubit square grid, 16-qubit square grid, Rigetti
16-qubit Aspen, 16-qubit IBM QX5 and 20-qubit IBM Tokyo. Our methods give less
CNOT-count compared to Qiskit and TKET transpiler as well as using SWAP gates.
Assuming most of the errors in a NISQ circuit implementation are due to CNOT
errors, then our method would allow circuits with few times more CNOT gates be
reliably implemented than the previous methods would permit.
- Abstract(参考訳): 量子回路を物理層にマッピングする一方で、基盤となるハードウェアアーキテクチャによって課される多くの制約を考慮する必要がある。
物理キュービットの接続は、cnotのような2キュービット操作を「接続」キュービットに制限するそのような制約の1つである。
SWAPゲートは論理量子ビットを許容可能な物理量子ビットに配置するために使用することができるが、CNOTカウントが大幅に増加する。
本稿では,接続制約付きアーキテクチャ上でのClifford+T回路のCNOT数削減の問題について考察する。
我々は,アダマールゲート位置の回路を「スライス」し,Steiner 木を用いた中間 {CNOT,T} サブ回路を「構築」し,従来手法よりも大幅に改善した。
ベンチマークとランダム回路の違いを9-qubit square grid, 16-qubit square grid, rigetti 16-qubit aspen, 16-qubit ibm qx5, 20-qubit ibm tokyoなどの有名なアーキテクチャと比較した。
本手法は,QiskitやTKETのトランスパイラに比べてCNOT数が少なく,SWAPゲートも使用できない。
NISQ回路の実装におけるほとんどのエラーがCNOTエラーによるものと仮定すると、我々の手法はCNOTゲートの数倍の回路を従来よりも確実に実装することができる。
関連論文リスト
- Fault-tolerant quantum architectures based on erasure qubits [49.227671756557946]
我々は、支配的なノイズを既知の場所での消去に効率よく変換することで、消去量子ビットの考え方を利用する。
消去量子ビットと最近導入されたFloquet符号に基づくQECスキームの提案と最適化を行う。
以上の結果から, 消去量子ビットに基づくQECスキームは, より複雑であるにもかかわらず, 標準手法よりも著しく優れていることが示された。
論文 参考訳(メタデータ) (2023-12-21T17:40:18Z) - Error-corrected Hadamard gate simulated at the circuit level [44.50613959365281]
我々はサーキットレベルのノイズモデルの下で,表面符号の論理的アダマールゲートをシミュレートする。
我々の論文は、量子誤り訂正符号上のユニタリゲートに対してこれを初めて行うものである。
論文 参考訳(メタデータ) (2023-12-18T19:00:00Z) - ISAAQ: Ising Machine Assisted Quantum Compiler [3.8137985834223502]
我々はIsingマシンで量子ビットルーティングを行うためのISing mAchine Assisted Quantum compiler (ISAAQ)を提案する。
ISAAQは、以前のコンパイル結果を使って自分自身を更新することで、コンパイルコストを正確に見積もる。
ISAAQは、物理的に少ないCNOTゲートを持つ可換論理制御NOT(CNOT)ゲートを実装するコスト削減手法を利用する。
論文 参考訳(メタデータ) (2023-03-06T01:47:10Z) - Quantum computation on a 19-qubit wide 2d nearest neighbour qubit array [59.24209911146749]
本稿では,1次元に制約された量子ビット格子の幅と物理閾値の関係について検討する。
我々は、表面コードを用いた最小レベルのエンコーディングでエラーバイアスを設計する。
このバイアスを格子サージャリングサーフェスコードバスを用いて高レベルなエンコーディングで処理する。
論文 参考訳(メタデータ) (2022-12-03T06:16:07Z) - FrozenQubits: Boosting Fidelity of QAOA by Skipping Hotspot Nodes [3.2505361717998227]
ホットスポットノードやキュービットを凍結し、与えられた問題の状態空間をいくつかの小さな部分空間にインテリジェントに分割するFrozenQubitsを提案する。
従来の回路切断アプローチとは異なり、FrozenQubitsは指数関数的に複雑な後処理ステップを必要としない。
IBMの8種類の量子コンピュータ上の5,300QAOA回路による評価は、FrozenQubitsがソリューションの品質を平均8.73倍改善できることを示している。
論文 参考訳(メタデータ) (2022-10-31T03:20:56Z) - Dynamic Qubit Routing with CNOT Circuit Synthesis for Quantum
Compilation [0.0]
量子回路上でCNOTをルーティングするアルゴリズムPermRowColを提案する。
計算中に論理量子ビットを動的に再マップし、その結果、Steiner-Gauss や RowCol よりも出力 CNOT が少ない。
論文 参考訳(メタデータ) (2022-05-02T08:20:13Z) - Circuit knitting with classical communication [1.8311368766923968]
サブ回路上で動作する非局所ゲートの準確率シミュレーションに基づく回路編み法について検討する。
我々は、2つの回路部品を接続する非局所CNOTゲートを含む回路に対して、古典的な情報交換が許された場合、シミュレーションオーバーヘッドを$O(9n)$から$O(4n)$に減らすことができることを示す。
論文 参考訳(メタデータ) (2022-04-29T18:00:11Z) - Toward Trainability of Deep Quantum Neural Networks [87.04438831673063]
ランダムな構造を持つ量子ニューラルネットワーク(QNN)は、回路深さと量子ビット数が増加するにつれて指数関数的に減少する勾配のため、トレーニング性に乏しい。
理論的保証のある深部QNNに対して、消滅する勾配問題に対する最初の実現可能な解決策を提供する。
論文 参考訳(メタデータ) (2021-12-30T10:27:08Z) - On the realistic worst case analysis of quantum arithmetic circuits [69.43216268165402]
量子回路の設計における直観は誤解を招く可能性があることを示す。
また,T数を減らすことで,全深度を増大させることができることを示した。
リップルキャリーを用いた加算回路と乗算回路について述べる。
論文 参考訳(メタデータ) (2021-01-12T21:36:16Z) - On Actual Preparation of Dicke State on a Quantum Computer [4.098348230722067]
回路構成を改善するために,部分的に定義されたユニタリ変換の簡潔な実現の重要性について検討する。
我々は、CNOTおよび単一キュービットゲート数の観点から、最も効率的な決定論的ディック状態準備回路を提供する。
我々は、回路内のCNOTゲートの分配方法と、誘導誤差への影響について分析する。
論文 参考訳(メタデータ) (2020-07-03T13:40:32Z) - Improving the Performance of Deep Quantum Optimization Algorithms with
Continuous Gate Sets [47.00474212574662]
変分量子アルゴリズムは計算的に難しい問題を解くのに有望であると考えられている。
本稿では,QAOAの回路深度依存性能について実験的に検討する。
この結果から, 連続ゲートセットの使用は, 短期量子コンピュータの影響を拡大する上で重要な要素である可能性が示唆された。
論文 参考訳(メタデータ) (2020-05-11T17:20:51Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。