論文の概要: On Actual Preparation of Dicke State on a Quantum Computer

• arxiv url: http://arxiv.org/abs/2007.01681v2
• Date: Sun, 19 Jul 2020 16:14:56 GMT
• ステータス: 処理完了
• システム内更新日: 2023-05-11 18:23:47.853861
• Title: On Actual Preparation of Dicke State on a Quantum Computer
• Title（参考訳）: 量子コンピュータにおけるディック状態の生成について
• Authors: Chandra Sekhar Mukherjee, Subhamoy Maitra, Vineet Gaurav and Dibyendu Roy
• Abstract要約: 回路構成を改善するために,部分的に定義されたユニタリ変換の簡潔な実現の重要性について検討する。 我々は、CNOTおよび単一キュービットゲート数の観点から、最も効率的な決定論的ディック状態準備回路を提供する。 我々は、回路内のCNOTゲートの分配方法と、誘導誤差への影響について分析する。
• 参考スコア（独自算出の注目度）: 4.098348230722067
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: The exact number of CNOT and single qubit gates needed to implement a Quantum Algorithm in a given architecture is one of the central problems of Quantum Computation. In this work we study the importance of concise realizations of Partially defined Unitary Transformations for better circuit construction using the case study of Dicke State Preparation. The Dicke States $(\left|D^n_k \right>)$ are an important class of entangled states with uses in many branches of Quantum Information. In this regard we provide the most efficient Deterministic Dicke State Preparation Circuit in terms of CNOT and single qubit gate counts in comparison to existing literature. We further observe that our improvements also reduce architectural constraints of the circuits. We implement the circuit for preparing $\left| D^4_2 \right>$ on the "ibmqx2" machine of the IBM QX service and observe that the error induced due to noise in the system is lesser in comparison to the existing circuit descriptions. We conclude by describing the CNOT map of the generic $\left| D^n_k \right>$ preparation circuit and analyze different ways of distributing the CNOT gates in the circuit and its affect on the induced error.
• Abstract（参考訳）: 与えられたアーキテクチャで量子アルゴリズムを実装するのに必要なCNOTと単一キュービットゲートの正確な数は、量子計算の中心的な問題の一つである。 本研究では,ディッケ状態生成のケーススタディを用いて,回路構成を改善するための部分定義されたユニタリ変換の簡潔な実現の重要性について検討する。 Dicke States $(\left|D^n_k \right>)$は、量子情報の多くの分岐で使用される絡み合い状態の重要なクラスである。 本稿では,CNOTおよび単一キュービットゲート数の観点から,既存の文献と比較して最も効率的な決定論的ディック状態準備回路を提案する。 また,回路のアーキテクチャ上の制約も低減した。 我々は,IBM QX サービスの "ibmqx2" マシン上で$\left| D^4_2 \right>$ の回路を実装し,既存の回路記述と比較して,システム内のノイズに起因する誤差が小さいことを観察する。 我々は、一般的な$\left| D^n_k \right>$準備回路のCNOTマップを記述し、回路内のCNOTゲートの分散方法と誘導誤差への影響を分析する。

関連論文リスト

• Quantum State Preparation Circuit Optimization Exploiting Don't Cares [6.158168913938158]
  量子状態の準備は量子レジスタを初期化し、量子アルゴリズムの実行に必須である。 既存の方法は初期回路を合成し、コンパイラを利用して回路のゲート数を削減する。 そこで,本研究では,従来の回路の代替として,このようなユニタリを識別するピープホール最適化アルゴリズムを提案する。
  論文  参考訳（メタデータ） (2024-09-02T18:40:42Z)
• Linear Circuit Synthesis using Weighted Steiner Trees [45.11082946405984]
  CNOT回路は一般的な量子回路の共通構成ブロックである。 本稿では,CNOTゲート数を最適化するための最先端アルゴリズムを提案する。 シミュレーション評価により、提案手法はほとんど常に有用であることが示され、CNOTゲートの数を最大10%削減する。
  論文  参考訳（メタデータ） (2024-08-07T19:51:22Z)
• A Representative Framework for Implementing Quantum Finite Automata on Real Devices [0.0]
  ゲート型量子コンピュータのための量子有限オートマトンアルゴリズムの実装のためのフレームワークを提案する。 まず、文献から既知の理論結果をコンパイルし、CNOTゲートの数を減らした。 第2に、利用可能な量子ハードウェアの基底ゲートに基づいてアルゴリズムを修正する手法を実証する。
  論文  参考訳（メタデータ） (2024-06-17T09:28:24Z)
• Universal qudit gate synthesis for transmons [44.22241766275732]
  超伝導量子プロセッサを設計する。 本稿では,2量子共振共振ゲートを備えたユニバーサルゲートセットを提案する。 ノイズの多い量子ハードウェアのための$rm SU(16)$ゲートの合成を数値的に実証する。
  論文  参考訳（メタデータ） (2022-12-08T18:59:53Z)
• Compilation of algorithm-specific graph states for quantum circuits [55.90903601048249]
  本稿では,高レベル言語で記述された量子回路から,アルゴリズム固有のグラフ状態を作成する量子回路コンパイラを提案する。 この計算は、このグラフ状態に関する一連の非パウリ測度を用いて実装することができる。
  論文  参考訳（メタデータ） (2022-09-15T14:52:31Z)
• Dynamic Qubit Routing with CNOT Circuit Synthesis for Quantum Compilation [0.0]
  量子回路上でCNOTをルーティングするアルゴリズムPermRowColを提案する。 計算中に論理量子ビットを動的に再マップし、その結果、Steiner-Gauss や RowCol よりも出力 CNOT が少ない。
  論文  参考訳（メタデータ） (2022-05-02T08:20:13Z)
• Quantum circuit debugging and sensitivity analysis via local inversions [62.997667081978825]
  本稿では,回路に最も影響を及ぼす量子回路の断面をピンポイントする手法を提案する。 我々は,IBM量子マシン上に実装されたアルゴリズム回路の例に応用して,提案手法の実用性と有効性を示す。
  論文  参考訳（メタデータ） (2022-04-12T19:39:31Z)
• On the realistic worst case analysis of quantum arithmetic circuits [69.43216268165402]
  量子回路の設計における直観は誤解を招く可能性があることを示す。 また,T数を減らすことで,全深度を増大させることができることを示した。 リップルキャリーを用いた加算回路と乗算回路について述べる。
  論文  参考訳（メタデータ） (2021-01-12T21:36:16Z)
• Reducing the CNOT count for Clifford+T circuits on NISQ architectures [6.964575422457177]
  物理量子ビットの接続性は、CNOTのような2量子演算を「連結」量子ビットに制限する制約の1つである。 本稿では,接続制約アーキテクチャ上でのClifford+T回路におけるCNOT数削減の問題について考察する。 我々は、アダマール門の位置で回路を「スライス」し、ステイナー木を用いて中間のCNOT,Tサブ回路を「構築」する。
  論文  参考訳（メタデータ） (2020-11-24T16:35:05Z)
• Quantum circuits of CNOT gates [0.0]
  CNOTゲートが生成する量子回路の構造について詳細に検討する。 CNOT回路が完全に分解された状態に作用するときに有用な絡み合った状態を生成する方法を示す。
  論文  参考訳（メタデータ） (2020-09-24T17:32:55Z)
• Machine Learning Optimization of Quantum Circuit Layouts [63.55764634492974]
  本稿では量子回路マッピングQXXとその機械学習バージョンQXX-MLPを紹介する。 後者は、レイアウトされた回路の深さが小さくなるように最適なQXXパラメータ値を自動的に推論する。 近似を用いてレイアウト法を学習可能な経験的証拠を提示する。
  論文  参考訳（メタデータ） (2020-07-29T05:26:19Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。