論文の概要: QGo: Scalable Quantum Circuit Optimization Using Automated Synthesis
- arxiv url: http://arxiv.org/abs/2012.09835v5
- Date: Wed, 23 Mar 2022 17:58:00 GMT
- ステータス: 処理完了
- システム内更新日: 2023-04-20 08:14:53.984780
- Title: QGo: Scalable Quantum Circuit Optimization Using Automated Synthesis
- Title（参考訳）: QGo: 自動合成によるスケーラブル量子回路最適化
- Authors: Xin-Chuan Wu, Marc Grau Davis, Frederic T. Chong, Costin Iancu
- Abstract要約: NISQデバイスでは、CNOTのような2ビットゲートはシングルキュービットゲートよりもノイズが大きい。
量子回路合成は、任意のユニタリを量子ゲートの列に分解する過程である。
量子回路最適化のための階層的ブロック・バイ・ブロック最適化フレームワークQGoを提案する。
- 参考スコア（独自算出の注目度）: 3.284627771501259
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: The current phase of quantum computing is in the Noisy Intermediate-Scale
Quantum (NISQ) era. On NISQ devices, two-qubit gates such as CNOTs are much
noisier than single-qubit gates, so it is essential to minimize their count.
Quantum circuit synthesis is a process of decomposing an arbitrary unitary into
a sequence of quantum gates, and can be used as an optimization tool to produce
shorter circuits to improve overall circuit fidelity. However, the
time-to-solution of synthesis grows exponentially with the number of qubits. As
a result, synthesis is intractable for circuits on a large qubit scale.
In this paper, we propose a hierarchical, block-by-block optimization
framework, QGo, for quantum circuit optimization. Our approach allows an
exponential cost optimization to scale to large circuits. QGo uses a
combination of partitioning and synthesis: 1) partition the circuit into a
sequence of independent circuit blocks; 2) re-generate and optimize each block
using quantum synthesis; and 3) re-compose the final circuit by stitching all
the blocks together. We perform our analysis and show the fidelity improvements
in three different regimes: small-size circuits on real devices, medium-size
circuits on noise simulations, and large-size circuits on analytical models.
Using a set of NISQ benchmarks, we show that QGo can reduce the number of CNOT
gates by 29.9% on average and up to 50% when compared with industrial compilers
such as t|ket>. When executed on the IBM Athens system, shorter depth leads to
higher circuit fidelity. We also demonstrate the scalability of our QGo
technique to optimize circuits of 60+ qubits. Our technique is the first
demonstration of successfully employing and scaling synthesis in the
compilation toolchain for large circuits. Overall, our approach is robust for
direct incorporation in production compiler toolchains.
- Abstract（参考訳）: 量子コンピューティングの現在のフェーズは、ノイズの多い中間スケール量子(nisq)時代である。
NISQデバイスでは、CNOTのような2量子ゲートは単一量子ゲートよりもノイズが大きいため、その数を最小化することが不可欠である。
量子回路合成は任意のユニタリを量子ゲートの列に分解するプロセスであり、回路全体の忠実性を改善するためにより短い回路を生成する最適化ツールとして使用できる。
しかし、合成の時間対解は量子ビット数で指数関数的に増加する。
その結果、大きな量子ビットスケールの回路では合成が難解である。
本稿では,量子回路最適化のための階層的ブロック・バイ・ブロック最適化フレームワークQGoを提案する。
提案手法により,大規模回路への指数的コスト最適化が可能となる。
QGoは分割と合成の組み合わせを使用します。
1) 回路を独立した回路ブロックのシーケンスに分割する。
2) 量子合成による各ブロックの再生成及び最適化
3)すべてのブロックを縫い合わせて最終回路を再構成する。
我々は,実機における小型回路,ノイズシミュレーションにおける中規模回路,分析モデルによる大型回路の3つの方式で解析を行い,忠実性の向上を示す。
NISQベンチマークを用いて、QGoは、t|ket>のような産業用コンパイラと比較して、平均で29.9%、最大50%のCNOTゲート数を削減できることを示す。
IBMアテナイシステム上で実行されると、より短い深さで回路の忠実度が上がる。
また、60以上の量子ビットの回路を最適化するqgo手法のスケーラビリティを実証する。
提案手法は,大規模回路用コンパイルツールチェーンの試作とスケールアップに成功している最初の例である。
全体として、当社のアプローチは、本番のコンパイラツールチェーンに直接組み込む上で堅牢です。
関連論文リスト
- Optimizing Quantum Circuits, Fast and Slow [7.543907169342984]
本稿では,リライトと再合成を抽象回路変換として考えるための枠組みを提案する。
次に,量子回路を最適化するアルゴリズムGUOQを提案する。
論文 参考訳（メタデータ） (2024-11-06T18:34:35Z) - Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum
Circuits [82.50620782471485]
QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。
1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。
提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
論文 参考訳（メタデータ） (2024-01-10T22:33:00Z) - Nearest neighbor synthesis of CNOT circuits on general quantum
architectures [12.363647205992951]
本論文は、ハミルトニアンパスを用いたアーキテクチャにおけるCNOT回路の近接合成について述べる。
ハミルトニアンパスを含まない一般アーキテクチャのキー・キュービット優先写像モデルを提案する。
実験結果から,提案手法は実量子コンピューティングデバイス上でのCNOT回路の忠実度を約64.7%向上させることができることがわかった。
論文 参考訳（メタデータ） (2023-10-01T06:30:58Z) - Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。
本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。
DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
論文 参考訳（メタデータ） (2023-06-06T08:13:10Z) - Graph Neural Network Autoencoders for Efficient Quantum Circuit
Optimisation [69.43216268165402]
我々は、量子回路の最適化にグラフニューラルネットワーク(GNN)オートエンコーダの使い方を初めて提示する。
我々は、量子回路から有向非巡回グラフを構築し、そのグラフを符号化し、その符号化を用いてRL状態を表現する。
我々の手法は、非常に大規模なRL量子回路最適化に向けた最初の現実的な第一歩である。
論文 参考訳（メタデータ） (2023-03-06T16:51:30Z) - Wide Quantum Circuit Optimization with Topology Aware Synthesis [0.8469686352132708]
ユニタリ合成は、量子回路を制限的量子ビット位相にマッピングしながら最適なマルチキュービットゲート数を達成する最適化手法である。
我々は,emphBQSKitフレームワークで構築されたトポロジ対応合成ツールであるTopASを紹介した。
論文 参考訳（メタデータ） (2022-06-27T21:59:30Z) - A Structured Method for Compilation of QAOA Circuits in Quantum
Computing [5.560410979877026]
2ビットゲートを並べ替える柔軟性により、コンパイラ最適化により、より深い深さ、ゲート数、忠実度で回路を生成することができる。
多次元量子アーキテクチャ上の任意のコンパイルQAOA回路に対して線形深さを保証する構造的手法を提案する。
全体として、最大1024キュービットの回路を10秒でコンパイルでき、深さ3.8倍のスピードアップ、ゲート数17%の削減、回路ESPの18倍の改善が可能である。
論文 参考訳（メタデータ） (2021-12-12T04:00:45Z) - Realization of arbitrary doubly-controlled quantum phase gates [62.997667081978825]
本稿では,最適化問題における短期量子優位性の提案に着想を得た高忠実度ゲートセットを提案する。
3つのトランペット四重項のコヒーレントな多レベル制御を編成することにより、自然な3量子ビット計算ベースで作用する決定論的連続角量子位相ゲートの族を合成する。
論文 参考訳（メタデータ） (2021-08-03T17:49:09Z) - Machine Learning Optimization of Quantum Circuit Layouts [63.55764634492974]
本稿では量子回路マッピングQXXとその機械学習バージョンQXX-MLPを紹介する。
後者は、レイアウトされた回路の深さが小さくなるように最適なQXXパラメータ値を自動的に推論する。
近似を用いてレイアウト法を学習可能な経験的証拠を提示する。
論文 参考訳（メタデータ） (2020-07-29T05:26:19Z) - QUANTIFY: A framework for resource analysis and design verification of
quantum circuits [69.43216268165402]
QUINTIFYは、量子回路の定量的解析のためのオープンソースのフレームワークである。
Google Cirqをベースにしており、Clifford+T回路を念頭に開発されている。
ベンチマークのため、QUINTIFYは量子メモリと量子演算回路を含む。
論文 参考訳（メタデータ） (2020-07-21T15:36:25Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。