論文の概要: Factoring 2048-bit RSA Integers in 177 Days with 13436 Qubits and a Multimode Memory

• arxiv url: http://arxiv.org/abs/2103.06159v2
• Date: Tue, 28 Sep 2021 16:23:10 GMT
• ステータス: 処理完了
• システム内更新日: 2023-04-08 13:33:11.398201
• Title: Factoring 2048-bit RSA Integers in 177 Days with 13436 Qubits and a Multimode Memory
• Title（参考訳）: 13436Qubitsとマルチモードメモリを持つ177日間における2048ビットRSA整数のファクタリング
• Authors: \'Elie Gouzien, Nicolas Sangouard
• Abstract要約: 標準的なアーキテクチャと比較して,処理キュービット数の数桁の削減を示す。 超伝導量子ビットと多重メモリを用いたプロセッサ間のマイクロ波インタフェースを用いたアーキテクチャの実現を提案する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: We analyze the performance of a quantum computer architecture combining a small processor and a storage unit. By focusing on integer factorization, we show a reduction by several orders of magnitude of the number of processing qubits compared with a standard architecture using a planar grid of qubits with nearest-neighbor connectivity. This is achieved by taking advantage of a temporally and spatially multiplexed memory to store the qubit states between processing steps. Concretely, for a characteristic physical gate error rate of $10^{-3}$, a processor cycle time of 1 microsecond, factoring a 2048-bit RSA integer is shown to be possible in 177 days with 3D gauge color codes assuming a threshold of 0.75 % with a processor made with 13436 physical qubits and a memory that can store 28 million spatial modes and 45 temporal modes with 2 hours' storage time. By inserting additional error-correction steps, storage times of 1 second are shown to be sufficient at the cost of increasing the run-time by about 23 %. Shorter run-times (and storage times) are achievable by increasing the number of qubits in the processing unit. We suggest realizing such an architecture using a microwave interface between a processor made with superconducting qubits and a multiplexed memory using the principle of photon echo in solids doped with rare-earth ions.
• Abstract（参考訳）: 小型プロセッサとストレージユニットを組み合わせた量子コンピュータアーキテクチャの性能解析を行う。 整数因数分解に注目することで、最寄り-近距離接続を持つキュービットの平面格子を用いた標準アーキテクチャと比較して、処理キュービット数を数桁削減できることを示した。 これは、時間的および空間的に多重化されたメモリを利用して、処理ステップ間でキュービット状態を保存することで達成される。 具体的には、特徴的な物理ゲートエラーレートが10^{-3}$の場合、1マイクロ秒のプロセッササイクルタイム、2048ビットrsa整数を分解するプロセッササイクルタイムは、177日で可能であり、3dゲージカラーコードではしきい値が0.75 %、物理キュービット13436とメモリは2時間保存時間で2800万の空間モードと45の時間モードを記憶できる。 追加のエラー補正ステップを挿入することにより、実行時間を約23パーセント増加させるコストで、1秒のストレージ時間が十分であることを示す。 処理ユニット内のキュービット数を増やすことで、より短い実行時間(およびストレージ時間)を実現することができる。 超伝導量子ビットを用いたプロセッサと、希土類イオンをドープした固体中での光子エコーの原理を用いて多重化メモリのマイクロ波インターフェースによるアーキテクチャの実現を提案する。

関連論文リスト

• End-to-end switchless architecture for fault-tolerant photonic quantum computing [0.32801544686421524]
  フォトニクスは、数百万の量子ビットと数十億のゲートを持つ大規模量子計算における最も有望なアプローチの1つである。 本稿では,受動オンチップコンポーネントのみを用いたフォールトトレラント連続変数(CV)量子計算のエンドツーエンドアーキテクチャを提案する。 このアーキテクチャは低光子数分解能しか必要とせず、CV量子コンピューティングにおける高帯域光検出器の利用を可能にする。
  論文  参考訳（メタデータ） (2024-12-17T08:48:12Z)
• Quantum error correction below the surface code threshold [107.92016014248976]
  量子誤り訂正は、複数の物理量子ビットを論理量子ビットに結合することで、実用的な量子コンピューティングに到達するための経路を提供する。 本研究では, リアルタイムデコーダと統合された距離7符号と距離5符号の2つの面符号メモリを臨界閾値以下で動作させる。 以上の結果から,大規模なフォールトトレラント量子アルゴリズムの動作要件を実現する装置の性能が示唆された。
  論文  参考訳（メタデータ） (2024-08-24T23:08:50Z)
• vTensor: Flexible Virtual Tensor Management for Efficient LLM Serving [53.972175896814505]
  大規模言語モデル(LLM)は様々なドメインで広く使われ、数百万の日次要求を処理する。 大規模言語モデル(LLM)は様々なドメインで広く使われ、数百万の日次要求を処理する。
  論文  参考訳（メタデータ） (2024-07-22T14:37:58Z)
• Logical quantum processor based on reconfigurable atom arrays [27.489364850707926]
  本稿では,最大280個の物理量子ビットで動作する符号化論理量子ビットに基づくプログラマブル量子プロセッサの実現について報告する。 結果は、早期の誤り訂正量子計算の出現を物語っている。
  論文  参考訳（メタデータ） (2023-12-07T01:54:45Z)
• How to compute a 256-bit elliptic curve private key with only 50 million Toffoli gates [0.0]
  我々は、シリコンフォトニクスにインスパイアされたアクティブボリュームアーキテクチャにおける資源推定のケーススタディとして、楕円曲線プライベートキーの計算にショアのアルゴリズムを用いる。 また,非ローカル接続により,操作条件に応じてキー単位のコストを300～700倍に削減できることがわかった。
  論文  参考訳（メタデータ） (2023-06-14T15:47:49Z)
• Two qubits in one transmon -- QEC without ancilla hardware [68.8204255655161]
  超伝導トランスモン内の2つの量子ビットの保存と制御に高エネルギーレベルを使用することが理論的に可能であることを示す。 追加の量子ビットは、誤り訂正に多くの短命な量子ビットを必要とするアルゴリズムや、量子ビットネットワークに高接続性を持つeffecitveを埋め込むアルゴリズムで使用することができる。
  論文  参考訳（メタデータ） (2023-02-28T16:18:00Z)
• Performance Analysis of a Repetition Cat Code Architecture: Computing 256-bit Elliptic Curve Logarithm in 9 Hours with 126133 Cat Qubits [0.0]
  キャットキュービットは量子コンピューティングに魅力的なビルディングブロックを提供する。 反復符号のコストを定量化し,キャットキュービットを用いた大規模アーキテクチャの選択のための貴重なガイダンスを提供する。
  論文  参考訳（メタデータ） (2023-02-13T19:01:05Z)
• The Impact of Hardware Specifications on Reaching Quantum Advantage in the Fault Tolerant Regime [0.0]
  ハードウェア仕様が最終実行時間と必要な物理量子ビット数に与える影響について検討する。 状況によっては、コードサイクル時間がかなり遅いアーキテクチャでは、望ましい実行時間に到達できることが示されます。 Bitcoinネットワークの鍵の256ビット楕円曲線暗号化を破るために必要となる物理量子ビットの数を計算します。
  論文  参考訳（メタデータ） (2021-08-27T16:08:29Z)
• Interleaving: Modular architectures for fault-tolerant photonic quantum computing [50.591267188664666]
  フォトニック核融合型量子コンピューティング(FBQC)は低損失フォトニック遅延を用いる。 FBQCのモジュールアーキテクチャとして,これらのコンポーネントを結合して「インターリービングモジュール」を形成するアーキテクチャを提案する。 遅延の乗法的パワーを行使すると、各加群はヒルベルト空間に数千の物理量子ビットを加えることができる。
  論文  参考訳（メタデータ） (2021-03-15T18:00:06Z)
• Photonic reservoir computer based on frequency multiplexing [56.663315405998354]
  本稿では、周波数領域多重化を利用してニューロン状態を符号化する貯水池コンピュータのフォトニック実装について報告する。 このシステムは同時に25個のコムライン(すなわち25個のニューロン)を20MHzの速度で処理する。
  論文  参考訳（メタデータ） (2020-08-25T19:30:42Z)
• BitPruning: Learning Bitlengths for Aggressive and Accurate Quantization [57.14179747713731]
  精度を維持しつつ,任意の粒度で推論ビット長を最小化するためのトレーニング手法を提案する。 ImageNetでは、平均4.13ビット、3.76ビット、4.36ビットを生成する。
  論文  参考訳（メタデータ） (2020-02-08T04:58:33Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。