論文の概要: SONIC: A Sparse Neural Network Inference Accelerator with Silicon Photonics for Energy-Efficient Deep Learning

• arxiv url: http://arxiv.org/abs/2109.04459v1
• Date: Thu, 9 Sep 2021 17:57:09 GMT
• ステータス: 処理完了
• システム内更新日: 2021-09-10 13:56:10.137750
• Title: SONIC: A Sparse Neural Network Inference Accelerator with Silicon Photonics for Energy-Efficient Deep Learning
• Title（参考訳）: SONIC: エネルギー効率の良いディープラーニングのためのシリコンフォトニクスを用いたスパースニューラルネットワーク推論加速器
• Authors: Febin Sunny, Mahdi Nikdast, Sudeep Pasricha
• Abstract要約: シリコンフォトニクスを用いたスパースニューラルネットワーク推論アクセラレータSONICを提案する。 SONICは、最先端のスパース電子ニューラルネットワークアクセラレータよりも、ワット当たり5.8倍、ビット当たり8.4倍のエネルギーを達成できる。
• 参考スコア（独自算出の注目度）: 4.286327408435937
• License: http://creativecommons.org/licenses/by-nc-nd/4.0/
• Abstract: Sparse neural networks can greatly facilitate the deployment of neural networks on resource-constrained platforms as they offer compact model sizes while retaining inference accuracy. Because of the sparsity in parameter matrices, sparse neural networks can, in principle, be exploited in accelerator architectures for improved energy-efficiency and latency. However, to realize these improvements in practice, there is a need to explore sparsity-aware hardware-software co-design. In this paper, we propose a novel silicon photonics-based sparse neural network inference accelerator called SONIC. Our experimental analysis shows that SONIC can achieve up to 5.8x better performance-per-watt and 8.4x lower energy-per-bit than state-of-the-art sparse electronic neural network accelerators; and up to 13.8x better performance-per-watt and 27.6x lower energy-per-bit than the best known photonic neural network accelerators.
• Abstract（参考訳）: スパースニューラルネットワークは、推論精度を維持しながら、コンパクトなモデルサイズを提供するため、リソース制約付きプラットフォームへのニューラルネットワークの展開を大いに促進することができる。 パラメータ行列のばらつきのため、スパースニューラルネットワークは原則として、加速器アーキテクチャにおいてエネルギー効率と遅延を改善するために利用することができる。 しかし,これらの改良を実際に実現するためには,余分なハードウェア・ソフトウェア共同設計を検討する必要がある。 本稿では,SONICと呼ばれるシリコンフォトニクスを用いたスパースニューラルネットワーク推論アクセラレータを提案する。 実験により、SONICは、最先端のスパース電子ニューラルネットワークアクセラレータよりも5.8倍、ビット当たりエネルギー8.4倍、そして、最もよく知られたフォトニックニューラルネットワークアクセラレータよりも最大13.8倍、そして27.6倍の低エネルギーを実現できることが示された。

関連論文リスト

• SafeLight: Enhancing Security in Optical Convolutional Neural Network Accelerators [2.9699290794642366]
  ハードウェアトロイの木馬(HT)攻撃は、光学ニューラルネットワーク(ONN)プラットフォームのパフォーマンスとセキュリティを損なう可能性がある。 我々は、HTsが最先端の非コヒーレントANN加速器においてマイクロリング共振器(MR)を妥協する方法を示す。 我々は,これらの攻撃に対するONN加速器のロバスト性を高める手法を提案し,その精度低下を効果的に回復する方法を示す。
  論文  参考訳（メタデータ） (2024-11-22T20:32:32Z)
• Single Neuromorphic Memristor closely Emulates Multiple Synaptic Mechanisms for Energy Efficient Neural Networks [71.79257685917058]
  我々はこれらのシナプス機能を本質的にエミュレートするSrTiO3に基づく膜状ナノデバイスを実証する。 これらのメムリスタは、安定かつエネルギー効率の良い運転を可能にする非定常低導電系で機能する。
  論文  参考訳（メタデータ） (2024-02-26T15:01:54Z)
• SpikingJelly: An open-source machine learning infrastructure platform for spike-based intelligence [51.6943465041708]
  スパイキングニューラルネットワーク(SNN)は、高エネルギー効率のニューロモルフィックチップに脳にインスパイアされたインテリジェンスを実現することを目的としている。 我々は、ニューロモルフィックデータセットの事前処理、深層SNNの構築、パラメータの最適化、およびニューロモルフィックチップへのSNNのデプロイのためのフルスタックツールキットをコントリビュートする。
  論文  参考訳（メタデータ） (2023-10-25T13:15:17Z)
• Spatially Varying Nanophotonic Neural Networks [39.1303097259564]
  電子の代わりに光子を使った演算を実行するフォトニックプロセッサは、超低レイテンシと消費電力で光ニューラルネットワークを実現することを約束する。 既存の光学ニューラルネットワークは、基礎となるネットワーク設計によって制限されており、最先端の電子ニューラルネットワークよりもはるかに低い画像認識精度を実現している。
  論文  参考訳（メタデータ） (2023-08-07T08:48:46Z)
• A Hybrid Neural Coding Approach for Pattern Recognition with Spiking Neural Networks [53.31941519245432]
  脳にインスパイアされたスパイクニューラルネットワーク(SNN)は、パターン認識タスクを解く上で有望な能力を示している。 これらのSNNは、情報表現に一様神経コーディングを利用する同質ニューロンに基づいている。 本研究では、SNNアーキテクチャは異種符号化方式を組み込むよう、均質に設計されるべきである、と論じる。
  論文  参考訳（メタデータ） (2023-05-26T02:52:12Z)
• A Resource-efficient Spiking Neural Network Accelerator Supporting Emerging Neural Encoding [6.047137174639418]
  スパイキングニューラルネットワーク(SNN)は、その低消費電力乗算自由コンピューティングにより、最近勢いを増している。 SNNは、大規模なモデルのための人工知能ニューラルネットワーク(ANN)と同様の精度に達するために、非常に長いスパイク列車(1000台まで)を必要とする。 ニューラルエンコーディングでSNNを効率的にサポートできる新しいハードウェアアーキテクチャを提案する。
  論文  参考訳（メタデータ） (2022-06-06T10:56:25Z)
• FPGA-optimized Hardware acceleration for Spiking Neural Networks [69.49429223251178]
  本研究は,画像認識タスクに適用したオフライントレーニングによるSNN用ハードウェアアクセラレータの開発について述べる。 この設計はXilinx Artix-7 FPGAをターゲットにしており、利用可能なハードウェアリソースの40%を合計で使用している。 分類時間を3桁に短縮し、ソフトウェアと比較すると精度にわずか4.5%の影響を与えている。
  論文  参考訳（メタデータ） (2022-01-18T13:59:22Z)
• Two Sparsities Are Better Than One: Unlocking the Performance Benefits of Sparse-Sparse Networks [0.0]
  本稿では,既存のハードウェア上での二重スパースネットワークの性能を大幅に向上させる手法であるComplementary Sparsityを紹介する。 FPGAのスループットとエネルギー効率を最大100倍向上させる。 我々の結果は、重量とアクティベーションの間隔が将来のAIモデルを効率的にスケーリングするための強力な組み合わせになり得ることを示唆している。
  論文  参考訳（メタデータ） (2021-12-27T20:41:01Z)
• Silicon photonic subspace neural chip for hardware-efficient deep learning [11.374005508708995]
  光ニューラルネットワーク(ONN)は次世代のニューロコンピューティングの候補として期待されている。 ハードウェア効率の良いフォトニックサブスペースニューラルネットワークアーキテクチャを考案する。 我々は,バタフライ型プログラマブルシリコンフォトニック集積回路上でPSNNを実験的に実証した。
  論文  参考訳（メタデータ） (2021-11-11T06:34:05Z)
• Building Compact and Robust Deep Neural Networks with Toeplitz Matrices [93.05076144491146]
  この論文は、コンパクトで、訓練が容易で、信頼性があり、敵の例に対して堅牢なニューラルネットワークを訓練する問題に焦点を当てている。 Toeplitzファミリーの構造化行列の特性を利用して、コンパクトでセキュアなニューラルネットワークを構築する。
  論文  参考訳（メタデータ） (2021-09-02T13:58:12Z)
• AdderNet and its Minimalist Hardware Design for Energy-Efficient Artificial Intelligence [111.09105910265154]
  アドラー畳み込みニューラルネットワーク(AdderNet)を用いた新しいミニマリストハードウェアアーキテクチャを提案する。 AdderNet全体の16%の高速化を実現している。 我々は、AdderNetが他の競争相手を追い越せると結論付けている。
  論文  参考訳（メタデータ） (2021-01-25T11:31:52Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。