論文の概要: Theory and Implementation of Process and Temperature Scalable
Shape-based CMOS Analog Circuits
- arxiv url: http://arxiv.org/abs/2205.05664v1
- Date: Wed, 11 May 2022 17:46:01 GMT
- ステータス: 処理完了
- システム内更新日: 2022-05-12 22:00:24.161687
- Title: Theory and Implementation of Process and Temperature Scalable
Shape-based CMOS Analog Circuits
- Title（参考訳）: プロセスおよび温度スケーラブル形状に基づくCMOSアナログ回路の理論と実装
- Authors: Pratik Kumar, Ankita Nandi, Shantanu Chakrabartty, Chetan Singh Thakur
- Abstract要約: 本研究はアナログMLプロセッサを設計するための新しいアナログコンピューティングフレームワークを提案する。
私たちの研究の核心は形状ベースのアナログコンピューティング(S-AC)です。
S-ACパラダイムにより、ユーザーは計算精度をシリコン回路領域と電力でトレードオフできる。
- 参考スコア（独自算出の注目度）: 6.548257506132353
- License: http://creativecommons.org/licenses/by-nc-nd/4.0/
- Abstract: Analog computing is attractive to its digital counterparts due to its
potential for achieving high compute density and energy efficiency. However,
the device-to-device variability and challenges in porting existing designs to
advance process nodes have posed a major hindrance in harnessing the full
potential of analog computations for Machine Learning (ML) applications. This
work proposes a novel analog computing framework for designing an analog ML
processor similar to that of a digital design - where the designs can be scaled
and ported to advanced process nodes without architectural changes. At the core
of our work lies shape-based analog computing (S-AC). It utilizes device
primitives to yield a robust proto-function through which other non-linear
shapes can be derived. S-AC paradigm also allows the user to trade off
computational precision with silicon circuit area and power. Thus allowing
users to build a truly power-efficient and scalable analog architecture where
the same synthesized analog circuit can operate across different biasing
regimes of transistors and simultaneously scale across process nodes. As a
proof of concept, we show the implementation of commonly used mathematical
functions for carrying standard ML tasks in both planar CMOS 180nm and FinFET
7nm process nodes. The synthesized Shape-based ML architecture has been
demonstrated for its classification accuracy on standard data sets at different
process nodes.
- Abstract（参考訳）: アナログコンピューティングは、高い計算密度とエネルギー効率を達成する可能性から、デジタルコンピューティングにとって魅力的なものである。
しかし、デバイス間のばらつきと、既存の設計をプロセスノードに移植する際の課題は、機械学習(ML)アプリケーションにおけるアナログ計算の潜在能力を最大限活用する上で大きな障害となっている。
本研究は、アナログMLプロセッサをデジタル設計に類似した設計を行うための新しいアナログコンピューティングフレームワークを提案する。
私たちの研究の中心は形状ベースのアナログコンピューティング(S-AC)です。
デバイスプリミティブを使用して、他の非線形形状を導出できるロバストなプロト関数を生成する。
S-ACパラダイムにより、ユーザーは計算精度をシリコン回路領域と電力でトレードオフできる。
これにより、ユーザーは真の電力効率でスケーラブルなアナログアーキテクチャを構築でき、同じ合成アナログ回路はトランジスタの様々なバイアス状態を横断し、同時にプロセスノードにわたってスケールすることができる。
概念実証として、平面CMOS 180nmとFinFET 7nmプロセスノードで標準MLタスクを実行するためによく使われる数学的関数の実装を示す。
合成形状に基づくMLアーキテクチャは、異なるプロセスノードにおける標準データセットの分類精度について実証されている。
関連論文リスト
- KALAM: toolKit for Automating high-Level synthesis of Analog computing systeMs [5.090653251547252]
本稿では,MPベースのアナログ計算システムの基本パラダイムとして因子グラフを利用するKALAMを紹介する。
Pythonスクリプト言語を使用して、KALAM自動化フローは入力係数グラフを等価なSPICE互換回路ネットリストに変換する。
我々は、ベイズ推論、低密度パリティチェック(LDPC)復号化、ニューラルネットワーク(ANN)といったタスクに対するKALAMの汎用性を実証する。
論文 参考訳（メタデータ） (2024-10-30T12:04:22Z) - A Realistic Simulation Framework for Analog/Digital Neuromorphic Architectures [73.65190161312555]
ARCANAは、混合信号ニューロモルフィック回路の特性を考慮に入れたスパイクニューラルネットワークシミュレータである。
その結果,ソフトウェアでトレーニングしたスパイクニューラルネットワークの挙動を,信頼性の高い推定結果として提示した。
論文 参考訳（メタデータ） (2024-09-23T11:16:46Z) - Towards training digitally-tied analog blocks via hybrid gradient computation [1.800676987432211]
フィードフォワード型エネルギーベースモデル(ff-EBM)を紹介する。
フィードフォワード部とエネルギーベース部でそれぞれ逆プロパゲーションと「eqプロパゲーション」することで、FF-EBMの勾配をエンドツーエンドに計算する新しいアルゴリズムを導出する。
我々のアプローチは、自己学習可能なアナログ計算プリミティブを既存のデジタルアクセラレータに徐々に統合する、原則的でスケーラブルで漸進的なロードマップを提供する。
論文 参考訳（メタデータ） (2024-09-05T07:22:19Z) - LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。
LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。
LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
論文 参考訳（メタデータ） (2024-07-19T22:51:41Z) - SPAIC: A sub-$\mu$W/Channel, 16-Channel General-Purpose Event-Based
Analog Front-End with Dual-Mode Encoders [6.6017549029623535]
低消費電力イベントベースのアナログフロントエンドは、効率的なニューロモルフィック処理システムを構築するために不可欠である。
我々は、SPAIC(Signal-to-Spike converter for analog AI computing)と呼ばれる新しい、非常にアナログなフロントエンドチップを提案する。
デルタ変調とパルス周波数変調を備えた汎用的なデュアルモードアナログ信号対スパイク符号化と可変周波数帯域を提供する。
論文 参考訳（メタデータ） (2023-08-31T19:53:04Z) - Transformers as Statisticians: Provable In-Context Learning with
In-Context Algorithm Selection [88.23337313766353]
この研究はまず、変換器がICLを実行するための包括的な統計理論を提供する。
コンテクストにおいて、トランスフォーマーは、幅広い種類の標準機械学習アルゴリズムを実装可能であることを示す。
エンフィングル変換器は、異なるベースICLアルゴリズムを適応的に選択することができる。
論文 参考訳（メタデータ） (2023-06-07T17:59:31Z) - RWKV: Reinventing RNNs for the Transformer Era [54.716108899349614]
本稿では,変換器の効率的な並列化学習とRNNの効率的な推論を組み合わせた新しいモデルアーキテクチャを提案する。
モデルを最大14億のパラメータにスケールし、トレーニングされたRNNの中では最大で、同じサイズのTransformerと同等のRWKVのパフォーマンスを実現しています。
論文 参考訳（メタデータ） (2023-05-22T13:57:41Z) - Simulation Paths for Quantum Circuit Simulation with Decision Diagrams [72.03286471602073]
決定図を用いて量子回路をシミュレートする際に選択される経路の重要性について検討する。
我々は、専用のシミュレーションパスを調査できるオープンソースのフレームワークを提案する。
論文 参考訳（メタデータ） (2022-03-01T19:00:11Z) - Bias-Scalable Near-Memory CMOS Analog Processor for Machine Learning [6.548257506132353]
バイアススケーリング可能な近似アナログコンピューティングは、異なる性能仕様の機械学習(ML)プロセッサを実装する上で魅力的である。
本稿では、マージン・プロパゲーションの原理を一般化したバイアス計算可能な近似アナログ演算回路の実装を実証する。
論文 参考訳（メタデータ） (2022-02-10T13:26:00Z) - One-step regression and classification with crosspoint resistive memory
arrays [62.997667081978825]
高速で低エネルギーのコンピュータは、エッジでリアルタイム人工知能を実現するために要求されている。
ワンステップ学習は、ボストンの住宅のコスト予測と、MNIST桁認識のための2層ニューラルネットワークのトレーニングによって支援される。
結果は、クロスポイントアレイ内の物理計算、並列計算、アナログ計算のおかげで、1つの計算ステップで得られる。
論文 参考訳（メタデータ） (2020-05-05T08:00:07Z) - Einsum Networks: Fast and Scalable Learning of Tractable Probabilistic
Circuits [99.59941892183454]
我々は,PC用の新しい実装設計であるEinsum Networks (EiNets)を提案する。
中心となるのは、E EiNets は単一のモノリシックな einsum-operation に多数の算術演算を組み合わせている。
本稿では,PCにおける予測最大化(EM)の実装を,自動微分を利用した簡易化が可能であることを示す。
論文 参考訳（メタデータ） (2020-04-13T23:09:15Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。