論文の概要: SPAIC: A sub-$\mu$W/Channel, 16-Channel General-Purpose Event-Based
Analog Front-End with Dual-Mode Encoders
- arxiv url: http://arxiv.org/abs/2309.03221v1
- Date: Thu, 31 Aug 2023 19:53:04 GMT
- ステータス: 処理完了
- システム内更新日: 2023-09-10 03:26:52.716441
- Title: SPAIC: A sub-$\mu$W/Channel, 16-Channel General-Purpose Event-Based
Analog Front-End with Dual-Mode Encoders
- Title（参考訳）: spaic: デュアルモードエンコーダを備えた16チャンネルの汎用イベントベースのアナログフロントエンド。
- Authors: Shyam Narayanan, Matteo Cartiglia, Arianna Rubino, Charles Lego,
Charlotte Frenkel, Giacomo Indiveri
- Abstract要約: 低消費電力イベントベースのアナログフロントエンドは、効率的なニューロモルフィック処理システムを構築するために不可欠である。
我々は、SPAIC(Signal-to-Spike converter for analog AI computing)と呼ばれる新しい、非常にアナログなフロントエンドチップを提案する。
デルタ変調とパルス周波数変調を備えた汎用的なデュアルモードアナログ信号対スパイク符号化と可変周波数帯域を提供する。
- 参考スコア（独自算出の注目度）: 6.6017549029623535
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: Low-power event-based analog front-ends (AFE) are a crucial component
required to build efficient end-to-end neuromorphic processing systems for edge
computing. Although several neuromorphic chips have been developed for
implementing spiking neural networks (SNNs) and solving a wide range of sensory
processing tasks, there are only a few general-purpose analog front-end devices
that can be used to convert analog sensory signals into spikes and interfaced
to neuromorphic processors. In this work, we present a novel, highly
configurable analog front-end chip, denoted as SPAIC (signal-to-spike converter
for analog AI computation), that offers a general-purpose dual-mode analog
signal-to-spike encoding with delta modulation and pulse frequency modulation,
with tunable frequency bands. The ASIC is designed in a 180 nm process. It
supports and encodes a wide variety of signals spanning 4 orders of magnitude
in frequency, and provides an event-based output that is compatible with
existing neuromorphic processors. We validated the ASIC for its functions and
present initial silicon measurement results characterizing the basic building
blocks of the chip.
- Abstract（参考訳）: 低消費電力イベントベースアナログフロントエンド(AFE)は、エッジコンピューティングのための効率的なエンドツーエンドのニューロモルフィック処理システムを構築するために必要な重要なコンポーネントである。
スパイキングニューラルネットワーク(SNN)を実装し、幅広い感覚処理タスクを解くために、いくつかのニューロモルフィックチップが開発されているが、アナログ感覚信号をスパイクに変換し、ニューロモルフィックプロセッサにインターフェースできる汎用アナログフロントエンドデバイスはわずかである。
本研究では,デルタ変調とパルス周波数変調を併用した汎用デュアルモードアナログ信号対スパイク符号化を可変周波数帯域で提供する,spaic (signal-to-spike converter for analog ai computation) と呼ばれる,高度に構成可能な新しいアナログフロントエンドチップを提案する。
ASICは180nmプロセスで設計されている。
4桁の周波数にまたがる様々な信号をサポートし、エンコードし、既存のニューロモルフィックプロセッサと互換性のあるイベントベースの出力を提供する。
我々はASICの機能を検証し,チップの基本構成ブロックを特徴付ける最初のシリコン測定結果を示した。
関連論文リスト
- Neuromorphic Wireless Split Computing with Multi-Level Spikes [69.73249913506042]
ニューロモルフィックコンピューティングでは、スパイクニューラルネットワーク(SNN)が推論タスクを実行し、シーケンシャルデータを含むワークロードの大幅な効率向上を提供する。
ハードウェアとソフトウェアの最近の進歩は、スパイクニューロン間で交換された各スパイクに数ビットのペイロードを埋め込むことにより、推論精度をさらに高めることを示した。
本稿では,マルチレベルSNNを用いた無線ニューロモルフィック分割計算アーキテクチャについて検討する。
論文 参考訳（メタデータ） (2024-11-07T14:08:35Z) - TCCT-Net: Two-Stream Network Architecture for Fast and Efficient Engagement Estimation via Behavioral Feature Signals [58.865901821451295]
本稿では,新しい2ストリーム機能融合 "Tensor-Convolution and Convolution-Transformer Network" (TCCT-Net) アーキテクチャを提案する。
時間空間領域における意味のあるパターンをよりよく学習するために、ハイブリッド畳み込み変換器を統合する「CT」ストリームを設計する。
並行して、時間周波数領域からリッチなパターンを効率的に抽出するために、連続ウェーブレット変換(CWT)を用いて情報を2次元テンソル形式で表現する「TC」ストリームを導入する。
論文 参考訳（メタデータ） (2024-04-15T06:01:48Z) - Locality-Aware Generalizable Implicit Neural Representation [54.93702310461174]
一般化可能な暗黙的ニューラル表現(INR)は、単一の連続関数が複数のデータインスタンスを表現することを可能にする。
本稿では、変換器エンコーダと局所性を考慮したINRデコーダを組み合わせた一般化可能なINRのための新しいフレームワークを提案する。
我々のフレームワークは、従来の一般化可能なINRよりも大幅に優れており、下流タスクにおける局所性を考慮した潜在能力の有効性を検証している。
論文 参考訳（メタデータ） (2023-10-09T11:26:58Z) - Integrate-and-fire circuit for converting analog signals to spikes using
phase encoding [4.485617023466674]
2つの戦略は、エンド・ツー・エンドのニューロモルフィック・アプリケーションにおいて、低エネルギー消費と高速な処理速度を達成することを約束している。
本稿では,連続的なアナログ信号を時間コードスパイクの列に符号化するための,漏洩集積・発火ニューロンモデルの屈折周期の適応制御を提案する。
デジタルニューロモルフィックチップは生成されたスパイク列車を処理し、フーリエ変換のスパイクバージョンを用いて信号の周波数スペクトルを計算した。
論文 参考訳（メタデータ） (2023-10-03T13:55:46Z) - One-Dimensional Deep Image Prior for Curve Fitting of S-Parameters from
Electromagnetic Solvers [57.441926088870325]
Deep Image Prior(ディープ・イメージ・プライオリ、ディープ・イメージ・プライオリ、DIP)は、ランダムなd畳み込みニューラルネットワークの重みを最適化し、ノイズや過度な測定値からの信号に適合させる技術である。
本稿では,Vector Fitting (VF) の実装に対して,ほぼすべてのテスト例において優れた性能を示す。
論文 参考訳（メタデータ） (2023-06-06T20:28:37Z) - PulseDL-II: A System-on-Chip Neural Network Accelerator for Timing and
Energy Extraction of Nuclear Detector Signals [3.307097167756987]
本稿では,深層学習を持つパルスからイベント特徴(時間,エネルギーなど)を抽出するためのシステムオンチップ(SoC)であるPulseDL-IIを紹介する。
提案システムは, 47.4dBの信号対雑音比(SNR)において, オンラインニューラルネットワークを用いた60psの時間分解能と0.40%のエネルギー分解能を得た。
論文 参考訳（メタデータ） (2022-09-02T08:52:21Z) - Neural Network-based OFDM Receiver for Resource Constrained IoT Devices [44.8697473676516]
モノのインターネット(IoT)のための新しいモジュール型機械学習(ML)ベースのレシーバチェーンの設計について検討する。
MLブロックはOFDM受信機の個々の処理ブロックを置換し,従来のチャネル推定,シンボルデマッピング,デコードブロックをニューラルネットワーク(NN)で置き換える。
提案手法は,従来の非MLレシーバのビット誤り率を,シミュレーションとオーバー・ザ・エアで平均61%,10%向上させるものである。
論文 参考訳（メタデータ） (2022-05-12T15:32:35Z) - Theory and Implementation of Process and Temperature Scalable
Shape-based CMOS Analog Circuits [6.548257506132353]
本研究はアナログMLプロセッサを設計するための新しいアナログコンピューティングフレームワークを提案する。
私たちの研究の核心は形状ベースのアナログコンピューティング(S-AC)です。
S-ACパラダイムにより、ユーザーは計算精度をシリコン回路領域と電力でトレードオフできる。
論文 参考訳（メタデータ） (2022-05-11T17:46:01Z) - Two-Timescale End-to-End Learning for Channel Acquisition and Hybrid
Precoding [94.40747235081466]
本研究では,ミリ波(mmWave)大規模マルチインプット多重出力(MIMO)システムのためのエンドツーエンドの深層学習に基づくジョイントトランスシーバ設計アルゴリズムを提案する。
我々は受信したパイロットを受信機でフィードバックビットにマッピングし、さらに送信機でハイブリッドプリコーダにフィードバックビットをマッピングするDNNアーキテクチャを開発した。
論文 参考訳（メタデータ） (2021-10-22T20:49:02Z) - Verification and Design Methods for the BrainScaleS Neuromorphic
Hardware System [0.0]
第2世代のBrainScaleSチップは、完全なアナログニューロモルフィック回路と2つの汎用マイクロプロセッサの密結合を有する混合信号デバイスである。
512ニューロンと130Kシナプスを含む第1次BrainScaleS-2 ASICの早期成績を示し,これらの手法の応用を実証した。
論文 参考訳（メタデータ） (2020-03-25T15:48:54Z) - DeepSIC: Deep Soft Interference Cancellation for Multiuser MIMO
Detection [98.43451011898212]
複数のシンボルが同時に送信されるマルチユーザマルチインプットマルチアウトプット(MIMO)設定では、正確なシンボル検出が困難である。
本稿では,DeepSICと呼ぶ反復ソフト干渉キャンセリング(SIC)アルゴリズムの,データ駆動による実装を提案する。
DeepSICは、チャネルを線形にすることなく、限られたトレーニングサンプルから共同検出を行うことを学ぶ。
論文 参考訳（メタデータ） (2020-02-08T18:31:00Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。