論文の概要: RobustAnalog: Fast Variation-Aware Analog Circuit Design Via Multi-task
RL
- arxiv url: http://arxiv.org/abs/2207.06412v1
- Date: Wed, 13 Jul 2022 04:06:32 GMT
- ステータス: 処理完了
- システム内更新日: 2022-07-15 13:06:35.587930
- Title: RobustAnalog: Fast Variation-Aware Analog Circuit Design Via Multi-task
RL
- Title(参考訳): robustanalog: マルチタスクrlによる高速変分アウェアアナログ回路設計
- Authors: Wei Shi, Hanrui Wang, Jiaqi Gu, Mingjie Liu, David Pan, Song Han, Nan
Sun
- Abstract要約: 本稿では、最適化プロセスにおける変動情報を含む堅牢な回路設計フレームワークであるRobust Analogを紹介する。
Robust Analogは、必要な最適化時間を14~30倍に削減できることを示す。
- 参考スコア(独自算出の注目度): 19.71047877921737
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Analog/mixed-signal circuit design is one of the most complex and
time-consuming stages in the whole chip design process. Due to various process,
voltage, and temperature (PVT) variations from chip manufacturing, analog
circuits inevitably suffer from performance degradation. Although there has
been plenty of work on automating analog circuit design under the typical
condition, limited research has been done on exploring robust designs under
real and unpredictable silicon variations. Automatic analog design against
variations requires prohibitive computation and time costs. To address the
challenge, we present RobustAnalog, a robust circuit design framework that
involves the variation information in the optimization process. Specifically,
circuit optimizations under different variations are considered as a set of
tasks. Similarities among tasks are leveraged and competitions are alleviated
to realize a sample-efficient multi-task training. Moreover, RobustAnalog
prunes the task space according to the current performance in each iteration,
leading to a further simulation cost reduction. In this way, RobustAnalog can
rapidly produce a set of circuit parameters that satisfies diverse constraints
(e.g. gain, bandwidth, noise...) across variations. We compare RobustAnalog
with Bayesian optimization, Evolutionary algorithm, and Deep Deterministic
Policy Gradient (DDPG) and demonstrate that RobustAnalog can significantly
reduce required optimization time by 14-30 times. Therefore, our study provides
a feasible method to handle various real silicon conditions.
- Abstract(参考訳): アナログ/混合信号回路設計は、チップ設計プロセス全体で最も複雑で時間のかかる段階の1つである。
様々なプロセス、電圧、温度(pvt)の変化により、アナログ回路は必然的に性能低下に苦しむ。
アナログ回路の設計を典型的な条件下で自動化する作業は数多く行われているが、実および予測不能なシリコン変種の下で堅牢な設計を探索する研究は限られている。
変動に対する自動アナログ設計は、計算の禁止と時間コストを必要とする。
この課題に対処するために、最適化プロセスにおける変動情報を含む堅牢な回路設計フレームワークRobustAnalogを提案する。
具体的には、異なるバリエーションの回路最適化を一連のタスクと見なす。
タスク間の類似性が活用され、競合はサンプル効率のよいマルチタスクトレーニングを実現するために緩和される。
さらに、RobustAnalogは各イテレーションの現在のパフォーマンスに応じてタスク空間を抜粋し、さらなるシミュレーションコストの削減につながる。
このようにして、RobostAnalogは様々な制約(利得、帯域幅、ノイズなど)を満たす一連の回路パラメータを迅速に生成できる。
我々は、RobustAnalogとベイズ最適化、進化的アルゴリズム、Deep Deterministic Policy Gradient (DDPG)を比較し、RobustAnalogが要求される最適化時間を14~30倍に削減できることを実証した。
そこで本研究では, 種々のシリコン条件を扱うための実現可能な方法を提案する。
関連論文リスト
- Artificial-Intelligence-Based Design for Circuit Parameters of Power
Converters [0.0]
本稿では,電力変換器のパラメータ設計のための人工知能設計(AI-D)手法を提案する。
高精度で実装が容易な人間依存を軽減するため、シミュレーションツールとバッチ正規化ニューラルネットワーク(BN-NN)が採用されている。
提案手法は, 電気自動車の48V・12Vアクセサリー負荷電源システムにおいて, 同期バックコンバータの回路パラメータ設計において検証される。
論文 参考訳(メタデータ) (2023-07-30T08:39:41Z) - Learning to Design Analog Circuits to Meet Threshold Specifications [2.5818330243826924]
本稿では,シミュレーションデータから,しきい値仕様を満たす回路の設計を訓練可能なデータセットを生成する手法を提案する。
提案手法は,5%の誤差マージンで90%以上の成功率を達成するとともに,データ効率を1桁以上の精度で向上することを示す。
論文 参考訳(メタデータ) (2023-07-25T23:25:05Z) - Adaptive Planning Search Algorithm for Analog Circuit Verification [53.97809573610992]
シミュレーションの少ない機械学習(ML)アプローチを提案する。
提案手法により,OCCを全回路の仕様に近づけることができることを示す。
論文 参考訳(メタデータ) (2023-06-23T12:57:46Z) - Transformers as Statisticians: Provable In-Context Learning with
In-Context Algorithm Selection [88.23337313766353]
この研究はまず、変換器がICLを実行するための包括的な統計理論を提供する。
コンテクストにおいて、トランスフォーマーは、幅広い種類の標準機械学習アルゴリズムを実装可能であることを示す。
エンフィングル変換器は、異なるベースICLアルゴリズムを適応的に選択することができる。
論文 参考訳(メタデータ) (2023-06-07T17:59:31Z) - Automated Circuit Sizing with Multi-objective Optimization based on
Differential Evolution and Bayesian Inference [1.1579778934294358]
一般化微分進化3(GDE3)とガウス過程(GP)に基づく設計最適化手法を提案する。
提案手法は,多数の設計変数を持つ複雑な回路の小型化を実現し,多くの競合対象を最適化する。
本研究では,2つの電圧レギュレータにおいて,異なるレベルの複雑さを示す手法について検討した。
論文 参考訳(メタデータ) (2022-06-06T06:48:45Z) - Domain Knowledge-Infused Deep Learning for Automated
Analog/Radio-Frequency Circuit Parameter Optimization [6.599793419469274]
本稿では,アナログ回路パラメータの最適化を自動化する強化学習手法を提案する。
これはアナログ回路設計のドメイン知識に依存する人間の専門家にインスパイアされている。
模範回路の実験結果から, 既存の最適性能手法の人間レベルの設計精度 (99%) 1.5倍の効率を達成できた。
論文 参考訳(メタデータ) (2022-04-27T13:58:51Z) - Simulation Paths for Quantum Circuit Simulation with Decision Diagrams [72.03286471602073]
決定図を用いて量子回路をシミュレートする際に選択される経路の重要性について検討する。
我々は、専用のシミュレーションパスを調査できるオープンソースのフレームワークを提案する。
論文 参考訳(メタデータ) (2022-03-01T19:00:11Z) - Robust resource-efficient quantum variational ansatz through
evolutionary algorithm [0.46180371154032895]
Vari Quantum Algorithm (VQAsational) は、短期デバイスにおける量子優位性を実証するための有望な手法である。
我々は、広く使われているハードウェア効率の良いアンサッツのような固定VQA回路設計は、必ずしも不完全性に対して堅牢ではないことを示す。
本稿では,ゲノム長調整可能な進化アルゴリズムを提案し,回路アンサッツおよびゲートパラメータの変動に最適化されたロバストなVQA回路を設計する。
論文 参考訳(メタデータ) (2022-02-28T12:14:11Z) - Accurate methods for the analysis of strong-drive effects in parametric
gates [94.70553167084388]
正確な数値と摂動解析手法を用いて効率的にゲートパラメータを抽出する方法を示す。
我々は,$i$SWAP, Control-Z, CNOT など,異なる種類のゲートに対する最適操作条件を同定する。
論文 参考訳(メタデータ) (2021-07-06T02:02:54Z) - Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。
我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。
すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
論文 参考訳(メタデータ) (2020-10-01T18:14:11Z) - Efficient classical simulation of random shallow 2D quantum circuits [104.50546079040298]
ランダム量子回路は古典的にシミュレートするのは難しいと見なされる。
典型例の近似シミュレーションは, 正確なシミュレーションとほぼ同程度に困難であることを示す。
また、十分に浅いランダム回路はより一般的に効率的にシミュレーション可能であると推測する。
論文 参考訳(メタデータ) (2019-12-31T19:00:00Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト(すべての情報・翻訳含む)の品質を保証せず、本サイト(すべての情報・翻訳含む)を使用して発生したあらゆる結果について一切の責任を負いません。