論文の概要: RobustAnalog: Fast Variation-Aware Analog Circuit Design Via Multi-task RL

• arxiv url: http://arxiv.org/abs/2207.06412v1
• Date: Wed, 13 Jul 2022 04:06:32 GMT
• ステータス: 処理完了
• システム内更新日: 2022-07-15 13:06:35.587930
• Title: RobustAnalog: Fast Variation-Aware Analog Circuit Design Via Multi-task RL
• Title（参考訳）: robustanalog: マルチタスクrlによる高速変分アウェアアナログ回路設計
• Authors: Wei Shi, Hanrui Wang, Jiaqi Gu, Mingjie Liu, David Pan, Song Han, Nan Sun
• Abstract要約: 本稿では、最適化プロセスにおける変動情報を含む堅牢な回路設計フレームワークであるRobust Analogを紹介する。 Robust Analogは、必要な最適化時間を14～30倍に削減できることを示す。
• 参考スコア（独自算出の注目度）: 19.71047877921737
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Analog/mixed-signal circuit design is one of the most complex and time-consuming stages in the whole chip design process. Due to various process, voltage, and temperature (PVT) variations from chip manufacturing, analog circuits inevitably suffer from performance degradation. Although there has been plenty of work on automating analog circuit design under the typical condition, limited research has been done on exploring robust designs under real and unpredictable silicon variations. Automatic analog design against variations requires prohibitive computation and time costs. To address the challenge, we present RobustAnalog, a robust circuit design framework that involves the variation information in the optimization process. Specifically, circuit optimizations under different variations are considered as a set of tasks. Similarities among tasks are leveraged and competitions are alleviated to realize a sample-efficient multi-task training. Moreover, RobustAnalog prunes the task space according to the current performance in each iteration, leading to a further simulation cost reduction. In this way, RobustAnalog can rapidly produce a set of circuit parameters that satisfies diverse constraints (e.g. gain, bandwidth, noise...) across variations. We compare RobustAnalog with Bayesian optimization, Evolutionary algorithm, and Deep Deterministic Policy Gradient (DDPG) and demonstrate that RobustAnalog can significantly reduce required optimization time by 14-30 times. Therefore, our study provides a feasible method to handle various real silicon conditions.
• Abstract（参考訳）: アナログ/混合信号回路設計は、チップ設計プロセス全体で最も複雑で時間のかかる段階の1つである。 様々なプロセス、電圧、温度(pvt)の変化により、アナログ回路は必然的に性能低下に苦しむ。 アナログ回路の設計を典型的な条件下で自動化する作業は数多く行われているが、実および予測不能なシリコン変種の下で堅牢な設計を探索する研究は限られている。 変動に対する自動アナログ設計は、計算の禁止と時間コストを必要とする。 この課題に対処するために、最適化プロセスにおける変動情報を含む堅牢な回路設計フレームワークRobustAnalogを提案する。 具体的には、異なるバリエーションの回路最適化を一連のタスクと見なす。 タスク間の類似性が活用され、競合はサンプル効率のよいマルチタスクトレーニングを実現するために緩和される。 さらに、RobustAnalogは各イテレーションの現在のパフォーマンスに応じてタスク空間を抜粋し、さらなるシミュレーションコストの削減につながる。 このようにして、RobostAnalogは様々な制約(利得、帯域幅、ノイズなど)を満たす一連の回路パラメータを迅速に生成できる。 我々は、RobustAnalogとベイズ最適化、進化的アルゴリズム、Deep Deterministic Policy Gradient (DDPG)を比較し、RobustAnalogが要求される最適化時間を14～30倍に削減できることを実証した。 そこで本研究では, 種々のシリコン条件を扱うための実現可能な方法を提案する。

関連論文リスト

• CktGen: Specification-Conditioned Analog Circuit Generation [28.780603785886242]
  本稿では,特定の仕様に基づいてアナログ回路を直接生成するタスクを提案する。 具体的には、単純だが効果的な変分オートエンコーダ(VAE)モデルであるCktGenを提案する。 オープンサーキットベンチマーク(OCB)の総合的な実験を行い、モデル間の整合性を評価するための新しい評価指標を導入する。
  論文  参考訳（メタデータ） (2024-10-01T18:35:44Z)
• LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
  先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。 LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。 LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
  論文  参考訳（メタデータ） (2024-07-19T22:51:41Z)
• Finding Transformer Circuits with Edge Pruning [71.12127707678961]
  自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。 本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。 その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
  論文  参考訳（メタデータ） (2024-06-24T16:40:54Z)
• CircuitVAE: Efficient and Scalable Latent Circuit Optimization [22.93567682576068]
  CircuitVAEは連続空間に計算グラフを埋め込む検索アルゴリズムである。 我々のアルゴリズムはサンプリング効率が高いが、大きな問題インスタンスと高いサンプル予算に優雅にスケールする。 CircuitVAEは、実世界のチップで最先端の加算器を設計でき、我々の手法がリアルな環境で商用ツールより優れていることを示す。
  論文  参考訳（メタデータ） (2024-06-13T18:47:52Z)
• Machine Learning Driven Global Optimisation Framework for Analog Circuit Design [0.0]
  アナログ回路設計のための機械学習駆動最適化フレームワークを提案する。 最適化アルゴリズムを指向するために,機械学習モデルとスパイスシミュレーションを用いる。
  論文  参考訳（メタデータ） (2024-02-27T03:51:00Z)
• Automated Design and Optimization of Distributed Filtering Circuits via Reinforcement Learning [20.500468654567033]
  そこで本研究では,DFC設計のための新しいエンドツーエンド自動手法を提案する。 提案手法は強化学習(RL)アルゴリズムを利用して,技術者の設計経験への依存を解消する。 本手法は, 複雑もしくは急速に発展するDFCの設計において, 優れた性能を実現する。
  論文  参考訳（メタデータ） (2024-02-22T02:36:14Z)
• Adaptive Planning Search Algorithm for Analog Circuit Verification [53.97809573610992]
  シミュレーションの少ない機械学習(ML)アプローチを提案する。 提案手法により,OCCを全回路の仕様に近づけることができることを示す。
  論文  参考訳（メタデータ） (2023-06-23T12:57:46Z)
• Transformers as Statisticians: Provable In-Context Learning with In-Context Algorithm Selection [88.23337313766353]
  この研究はまず、変換器がICLを実行するための包括的な統計理論を提供する。 コンテクストにおいて、トランスフォーマーは、幅広い種類の標準機械学習アルゴリズムを実装可能であることを示す。 エンフィングル変換器は、異なるベースICLアルゴリズムを適応的に選択することができる。
  論文  参考訳（メタデータ） (2023-06-07T17:59:31Z)
• Simulation Paths for Quantum Circuit Simulation with Decision Diagrams [72.03286471602073]
  決定図を用いて量子回路をシミュレートする際に選択される経路の重要性について検討する。 我々は、専用のシミュレーションパスを調査できるオープンソースのフレームワークを提案する。
  論文  参考訳（メタデータ） (2022-03-01T19:00:11Z)
• Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
  Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。 我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。 すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
  論文  参考訳（メタデータ） (2020-10-01T18:14:11Z)
• Efficient classical simulation of random shallow 2D quantum circuits [104.50546079040298]
  ランダム量子回路は古典的にシミュレートするのは難しいと見なされる。 典型例の近似シミュレーションは, 正確なシミュレーションとほぼ同程度に困難であることを示す。 また、十分に浅いランダム回路はより一般的に効率的にシミュレーション可能であると推測する。
  論文  参考訳（メタデータ） (2019-12-31T19:00:00Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。