論文の概要: CircuitVAE: Efficient and Scalable Latent Circuit Optimization

• arxiv url: http://arxiv.org/abs/2406.09535v1
• Date: Thu, 13 Jun 2024 18:47:52 GMT
• ステータス: 処理完了
• システム内更新日: 2024-06-17 17:24:36.187962
• Title: CircuitVAE: Efficient and Scalable Latent Circuit Optimization
• Title（参考訳）: CircuitVAE: 効率的でスケーラブルな遅延回路最適化
• Authors: Jialin Song, Aidan Swope, Robert Kirby, Rajarshi Roy, Saad Godil, Jonathan Raiman, Bryan Catanzaro,
• Abstract要約: CircuitVAEは連続空間に計算グラフを埋め込む検索アルゴリズムである。 我々のアルゴリズムはサンプリング効率が高いが、大きな問題インスタンスと高いサンプル予算に優雅にスケールする。 CircuitVAEは、実世界のチップで最先端の加算器を設計でき、我々の手法がリアルな環境で商用ツールより優れていることを示す。
• 参考スコア（独自算出の注目度）: 22.93567682576068
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Automatically designing fast and space-efficient digital circuits is challenging because circuits are discrete, must exactly implement the desired logic, and are costly to simulate. We address these challenges with CircuitVAE, a search algorithm that embeds computation graphs in a continuous space and optimizes a learned surrogate of physical simulation by gradient descent. By carefully controlling overfitting of the simulation surrogate and ensuring diverse exploration, our algorithm is highly sample-efficient, yet gracefully scales to large problem instances and high sample budgets. We test CircuitVAE by designing binary adders across a large range of sizes, IO timing constraints, and sample budgets. Our method excels at designing large circuits, where other algorithms struggle: compared to reinforcement learning and genetic algorithms, CircuitVAE typically finds 64-bit adders which are smaller and faster using less than half the sample budget. We also find CircuitVAE can design state-of-the-art adders in a real-world chip, demonstrating that our method can outperform commercial tools in a realistic setting.
• Abstract（参考訳）: 高速で空間効率のよいデジタル回路を自動設計することは、回路が離散的であり、論理を正確に実装し、シミュレートするのにコストがかかるため、難しい。 本稿では,連続空間に計算グラフを埋め込むサーチアルゴリズムCircuitVAEを用いて,勾配降下による物理シミュレーションの学習サロゲートを最適化する。 シミュレーションサロゲートのオーバーフィッティングを慎重に制御し、多様な探索を確実にすることで、我々のアルゴリズムはサンプル効率が高いが、大きな問題インスタンスや高いサンプル予算に優しくスケールする。 幅広いサイズ、IOタイミング制約、サンプル予算にまたがるバイナリ加算器を設計することでCircuitVAEをテストする。 提案手法は、強化学習や遺伝的アルゴリズムと比較して、サンプル予算の半分以下でより小さく高速な64ビット加算器を見つけるのが一般的である。 また、CircuitVAEは、実世界のチップで最先端の加算器を設計でき、我々の手法がリアルな環境で商用ツールより優れていることを示す。

関連論文リスト

• LaMAGIC: Language-Model-based Topology Generation for Analog Integrated Circuits [17.002169206594793]
  先駆的な言語モデルに基づくトポロジ生成モデルであるLaMAGICを紹介する。 LaMAGICは、カスタム仕様から最適化された回路設計を単一のパスで効率的に生成できる。 LaMAGICは0.01の厳格な許容条件で最大96%の成功率を達成した。
  論文  参考訳（メタデータ） (2024-07-19T22:51:41Z)
• Finding Transformer Circuits with Edge Pruning [71.12127707678961]
  自動回路発見の効率的かつスケーラブルなソリューションとしてエッジプルーニングを提案する。 本手法は,従来の手法に比べてエッジ数の半分未満のGPT-2の回路を探索する。 その効率のおかげで、Edge PruningをCodeLlama-13Bにスケールしました。
  論文  参考訳（メタデータ） (2024-06-24T16:40:54Z)
• Practical Layout-Aware Analog/Mixed-Signal Design Automation with Bayesian Neural Networks [5.877728608070716]
  多くの学習ベースのアルゴリズムは数千のシミュレーションデータポイントを必要とするが、回路をシミュレートするには高価ではない。 そこで本研究では,少量のデータを用いて学習可能なアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2023-11-27T19:02:43Z)
• CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
  本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。 オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。 我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
  論文  参考訳（メタデータ） (2023-08-31T02:20:25Z)
• RobustAnalog: Fast Variation-Aware Analog Circuit Design Via Multi-task RL [19.71047877921737]
  本稿では、最適化プロセスにおける変動情報を含む堅牢な回路設計フレームワークであるRobust Analogを紹介する。 Robust Analogは、必要な最適化時間を14～30倍に削減できることを示す。
  論文  参考訳（メタデータ） (2022-07-13T04:06:32Z)
• Pretraining Graph Neural Networks for few-shot Analog Circuit Modeling and Design [68.1682448368636]
  本稿では、新しい未知のトポロジや未知の予測タスクに適応可能な回路表現を学習するための教師付き事前学習手法を提案する。 異なる回路の変動位相構造に対処するため、各回路をグラフとして記述し、グラフニューラルネットワーク(GNN)を用いてノード埋め込みを学習する。 出力ノード電圧の予測における事前学習GNNは、新しい未知のトポロジや新しい回路レベル特性の予測に適応可能な学習表現を促進することができることを示す。
  論文  参考訳（メタデータ） (2022-03-29T21:18:47Z)
• Ranking Cost: Building An Efficient and Scalable Circuit Routing Planner with Evolution-Based Optimization [49.207538634692916]
  そこで我々は、効率よくトレーニング可能なルータを形成するための新しい回路ルーティングアルゴリズム、Randing Costを提案する。 提案手法では,A*ルータが適切な経路を見つけるのに役立つコストマップと呼ばれる新しい変数群を導入する。 我々のアルゴリズムはエンドツーエンドで訓練されており、人工データや人間の実演は一切使用しない。
  論文  参考訳（メタデータ） (2021-10-08T07:22:45Z)
• Towards Optimally Efficient Tree Search with Deep Learning [76.64632985696237]
  本稿では,線形モデルから信号整数を推定する古典整数最小二乗問題について検討する。 問題はNPハードであり、信号処理、バイオインフォマティクス、通信、機械学習といった様々な応用でしばしば発生する。 本稿では, 深いニューラルネットワークを用いて, 単純化されたメモリバウンドA*アルゴリズムの最適推定を推定し, HATSアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2021-01-07T08:00:02Z)
• Einsum Networks: Fast and Scalable Learning of Tractable Probabilistic Circuits [99.59941892183454]
  我々は,PC用の新しい実装設計であるEinsum Networks (EiNets)を提案する。 中心となるのは、E EiNets は単一のモノリシックな einsum-operation に多数の算術演算を組み合わせている。 本稿では,PCにおける予測最大化(EM)の実装を,自動微分を利用した簡易化が可能であることを示す。
  論文  参考訳（メタデータ） (2020-04-13T23:09:15Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。