論文の概要: Self-Managing DRAM: A Low-Cost Framework for Enabling Autonomous and Efficient in-DRAM Operations

• arxiv url: http://arxiv.org/abs/2207.13358v7
• Date: Sun, 06 Oct 2024 11:44:59 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-10-08 13:08:12.950615
• Title: Self-Managing DRAM: A Low-Cost Framework for Enabling Autonomous and Efficient in-DRAM Operations
• Title（参考訳）: 自己管理型DRAM:自律的で効率的なDRAM操作を実現するための低コストフレームワーク
• Authors: Hasan Hassan, Ataberk Olgun, A. Giray Yaglikci, Haocong Luo, Onur Mutlu,
• Abstract要約: 本稿では,自律的なDRAM保守操作を可能にする,低コストなDRAMアーキテクチャであるSelf-Managing DRAM(SMD)を提案する。 SMDは、メモリコントローラからチップへのメンテナンス操作を制御する責任を負う。 DDRxインタフェースに新しいピンを追加することなく、低レイテンシで実装可能であることを示す。
• 参考スコア（独自算出の注目度）: 7.663876942368506
• License:
• Abstract: The memory controller is in charge of managing DRAM maintenance operations (e.g., refresh, RowHammer protection, memory scrubbing) to reliably operate modern DRAM chips. Implementing new maintenance operations often necessitates modifications in the DRAM interface, memory controller, and potentially other system components. Such modifications are only possible with a new DRAM standard, which takes a long time to develop, likely leading to slow progress in the adoption of new architectural techniques in DRAM chips. We propose a new low-cost DRAM architecture, Self-Managing DRAM (SMD), that enables autonomous in-DRAM maintenance operations by transferring the responsibility for controlling maintenance operations from the memory controller to the SMD chip. To enable autonomous maintenance operations, we make a single modification to the DRAM interface, such that an SMD chip rejects memory controller accesses to DRAM regions under maintenance, while allowing memory accesses to others. Thus, SMD enables 1) implementing new in-DRAM maintenance mechanisms (or modifying existing ones) with no further changes in the DRAM interface or other system components, and 2) overlapping the latency of a maintenance operation in one DRAM region with the latency of accessing data in another. We evaluate SMD and show that it 1) can be implemented without adding new pins to the DDRx interface with low latency and area overhead, 2) achieves 4.1% average speedup across 20 four-core memory-intensive workloads over a DDR4-based system/DRAM co-design technique that intelligently parallelizes maintenance operations with memory accesses, and 3) guarantees forward progress for rejected memory accesses. We believe and hope SMD can enable innovations in DRAM architecture to rapidly come to fruition. We open source all SMD source code and data at https://github.com/CMU-SAFARI/SelfManagingDRAM.
• Abstract（参考訳）: メモリコントローラは、最新のDRAMチップを確実に運用するためのDRAM保守操作(リフレッシュ、RowHammer保護、メモリスクラブなど)を管理する。 新しいメンテナンス操作を実装するには、しばしばDRAMインターフェース、メモリコントローラ、および潜在的に他のシステムコンポーネントの変更を必要とする。 このような変更は、開発に長い時間がかかる新しいDRAM標準でのみ可能であり、DRAMチップに新しいアーキテクチャ技術を採用するのが遅くなる可能性がある。 本稿では、メモリコントローラからSMDチップへの保守操作を制御する責任を負うことによって、自律的なDRAM保守操作を可能にする、低コストなDRAMアーキテクチャであるSelf-Managing DRAM(SMD)を提案する。 自動保守操作を実現するため,SMDチップがDRAM領域へのメモリアクセスを拒否すると同時に,他領域へのメモリアクセスを許可するなど,DRAMインタフェースの単一変更を行う。 したがって、SMDは可能となる。 1)DRAMインターフェースや他のシステムコンポーネントにこれ以上変更を加えることなく、新しいDRAM内保守機構(または既存のものを変更する)を実装する。 2) 1つのDRAM領域におけるメンテナンス操作のレイテンシと、別のDRAM領域におけるデータアクセスのレイテンシとが重なり合う。 我々はSMDを評価し、それを示す。 DDRxインターフェースに新しいピンを追加することなく、低レイテンシと領域オーバーヘッドで実装できる。 DDR4ベースのシステム/DRAMの共同設計技術により、メモリアクセスによる保守操作をインテリジェントに並列化する。 3) 拒否されたメモリアクセスの前進を保証する。 私たちは、SMDがDRAMアーキテクチャのイノベーションを迅速に実現できると信じ、期待しています。 我々は、すべてのSMDソースコードとデータをhttps://github.com/CMU-SAFARI/SelfManagingDRAMでオープンソースにしています。

関連論文リスト

• Stable Hadamard Memory: Revitalizing Memory-Augmented Agents for Reinforcement Learning [64.93848182403116]
  現在のディープラーニングメモリモデルは、部分的に観察可能で長期にわたる強化学習環境で苦労している。 本稿では,強化学習エージェントのための新しい記憶モデルであるStable Hadamard Memoryを紹介する。 我々の手法は、部分的に観測可能なベンチマークに挑戦する上で、最先端のメモリベースの手法よりも大幅に優れています。
  論文  参考訳（メタデータ） (2024-10-14T03:50:17Z)
• Preventing Rowhammer Exploits via Low-Cost Domain-Aware Memory Allocation [46.268703252557316]
  Rowhammerは、最新のDRAMベースのメモリを持つすべてのシステムの中心にあるハードウェアセキュリティの脆弱性である。 C Citadelは、Rowhammerの初期セキュリティエクスプロイトを防ぐ新しいメモリアロケータ設計である。 C Citadelは数千のセキュリティドメインを、平均7.4%のメモリオーバーヘッドでサポートし、パフォーマンスを損なわない。
  論文  参考訳（メタデータ） (2024-09-23T18:41:14Z)
• Enabling Efficient and Scalable DRAM Read Disturbance Mitigation via New Experimental Insights into Modern DRAM Chips [0.0]
  ストレージ密度は、システムレベルの攻撃によって悪用される回路レベルの脆弱性であるDRAM読み取り障害を悪化させる。 既存の防御は効果がないか、違法に高価である。 1)DRAMベースのシステムの保護は、技術スケーリングが読み取り障害の脆弱性を増大させるにつれてコストが高くなり、2)既存のソリューションの多くはDRAM内部の独自知識に依存している。
  論文  参考訳（メタデータ） (2024-08-27T13:12:03Z)
• PENDRAM: Enabling High-Performance and Energy-Efficient Processing of Deep Neural Networks through a Generalized DRAM Data Mapping Policy [6.85785397160228]
  畳み込みニューラルネットワーク(CNN)は、機械学習タスクを解決する最先端のソリューションとして登場した。 CNNアクセラレータは、高オフチップメモリ(DRAM)アクセスレイテンシとエネルギのために、パフォーマンスとエネルギー効率の課題に直面している。 本稿では,高性能でエネルギー効率の良いCNN加速を実現する新しい設計空間探索手法であるPENDRAMを提案する。
  論文  参考訳（メタデータ） (2024-08-05T12:11:09Z)
• B'MOJO: Hybrid State Space Realizations of Foundation Models with Eidetic and Fading Memory [91.81390121042192]
  我々はB'MOJOと呼ばれるモデル群を開発し、構成可能なモジュール内で理想的メモリと暗黙的メモリをシームレスに結合する。 B'MOJOのイデオティックメモリとフェードメモリを変調する能力は、32Kトークンまでテストされた長いシーケンスの推論をより良くする。
  論文  参考訳（メタデータ） (2024-07-08T18:41:01Z)
• Understanding the Security Benefits and Overheads of Emerging Industry Solutions to DRAM Read Disturbance [6.637143975465625]
  JEDEC DDR5仕様の2024年4月のアップデートで記述されているPRAC(Per Row Activation Counting)緩和法。 バックオフ信号はDRAMチップからメモリコントローラに伝搬する。 RFMコマンドは定期的に発行され、RAMのオーバーヘッドは減少する。
  論文  参考訳（メタデータ） (2024-06-27T11:22:46Z)
• DRAMScope: Uncovering DRAM Microarchitecture and Characteristics by Issuing Memory Commands [6.863346979406863]
  本稿では,コモディティDRAMチップの微細構造とその動作誘起ビットフリップ(AIB)特性への影響について述べる。 正確で効率的なリバースエンジニアリングのために、AIB、保持時間テスト、そしてクロスバリデーション可能なRowCopyという3つのツールを使用します。 これまでに知られていなかったAIBの脆弱性を特定し、シンプルで効果的な保護ソリューションを提案する。
  論文  参考訳（メタデータ） (2024-05-03T22:10:21Z)
• RelayAttention for Efficient Large Language Model Serving with Long System Prompts [59.50256661158862]
  本稿では,長いシステムプロンプトを含むLCMサービスの効率を向上させることを目的とする。 これらのシステムプロンプトの処理には、既存の因果注意アルゴリズムにおいて、大量のメモリアクセスが必要である。 本稿では,DRAMから入力トークンのバッチに対して,DRAMから隠れた状態を正確に1回読み取ることのできるアテンションアルゴリズムであるRelayAttentionを提案する。
  論文  参考訳（メタデータ） (2024-02-22T18:58:28Z)
• SparkXD: A Framework for Resilient and Energy-Efficient Spiking Neural Network Inference using Approximate DRAM [15.115813664357436]
  スパイキングニューラルネットワーク(SNN)は、生物学的に疎い計算のために低エネルギー消費を達成する可能性がある。 いくつかの研究により、オフチップメモリ(DRAM)アクセスがSNN処理において最もエネルギー消費が大きいことが示されている。 我々は、回復力とエネルギー効率のよいSNN推論のための包括的コンジョイントソリューションを提供する新しいフレームワークSparkXDを提案する。
  論文  参考訳（メタデータ） (2021-02-28T08:12:26Z)
• SmartDeal: Re-Modeling Deep Network Weights for Efficient Inference and Training [82.35376405568975]
  ディープニューラルネットワーク(DNN)は重いパラメータ化を伴い、ストレージ用の外部動的ランダムアクセスメモリ(DRAM)につながります。 We present SmartDeal (SD), a algorithm framework to trade high-cost memory storage/ access for lower-cost compute。 SDは貯蔵および訓練エネルギーの10.56xそして4.48x減少、最先端の訓練のベースラインと比較される無視可能な正確さの損失をもたらすことを示します。
  論文  参考訳（メタデータ） (2021-01-04T18:54:07Z)
• Memformer: A Memory-Augmented Transformer for Sequence Modeling [55.780849185884996]
  本稿では、シーケンスモデリングのための効率的なニューラルネットワークであるMemformerを紹介する。 我々のモデルは長いシーケンスを処理する際に線形時間複雑性と一定メモリ空間複雑性を実現する。
  論文  参考訳（メタデータ） (2020-10-14T09:03:36Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。