論文の概要: Hardware-aware mobile building block evaluation for computer vision
- arxiv url: http://arxiv.org/abs/2208.12694v1
- Date: Fri, 26 Aug 2022 14:44:17 GMT
- ステータス: 処理完了
- システム内更新日: 2022-08-29 13:14:09.033742
- Title: Hardware-aware mobile building block evaluation for computer vision
- Title（参考訳）: コンピュータビジョンのためのハードウェア・アウェア・モバイルビルディングブロック評価
- Authors: Maxim Bonnaerens, Matthias Freiberger, Marian Verhelst, Joni Dambre
- Abstract要約: 提案手法は,従来の比較パラダイムで得られた情報と一致することを示す。
適切なビルディングブロックを選択すると、特定のハードウェアMLアクセラレーターで最大2倍の速度で推論を高速化できることを示す。
- 参考スコア（独自算出の注目度）: 9.494760855699596
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: In this work we propose a methodology to accurately evaluate and compare the
performance of efficient neural network building blocks for computer vision in
a hardware-aware manner. Our comparison uses pareto fronts based on randomly
sampled networks from a design space to capture the underlying
accuracy/complexity trade-offs. We show that our approach allows to match the
information obtained by previous comparison paradigms, but provides more
insights in the relationship between hardware cost and accuracy. We use our
methodology to analyze different building blocks and evaluate their performance
on a range of embedded hardware platforms. This highlights the importance of
benchmarking building blocks as a preselection step in the design process of a
neural network. We show that choosing the right building block can speed up
inference by up to a factor of 2x on specific hardware ML accelerators.
- Abstract（参考訳）: 本研究では,ハードウェアを意識したコンピュータビジョンのための効率的なニューラルネットワーク構築ブロックの性能を正確に評価し,比較する手法を提案する。
本比較では,設計空間からランダムにサンプリングされたネットワークに基づくパレートフロントを用いて,精度・複雑さのトレードオフを捉える。
提案手法は,従来の比較パラダイムで得られた情報と一致するが,ハードウェアコストと精度の関係についてより深い知見を提供する。
我々はこの手法を用いて様々なビルディングブロックを分析し,その性能を各種組込みハードウェアプラットフォームで評価する。
これは、ニューラルネットワークの設計プロセスにおける事前選択ステップとしてビルディングブロックをベンチマークすることの重要性を強調している。
適切なビルディングブロックを選択すると、特定のハードウェアMLアクセラレーターで最大2倍の速度で推論を高速化できることを示す。
関連論文リスト
- AsCAN: Asymmetric Convolution-Attention Networks for Efficient Recognition and Generation [48.82264764771652]
本稿では,畳み込みブロックと変圧器ブロックを組み合わせたハイブリッドアーキテクチャAsCANを紹介する。
AsCANは、認識、セグメンテーション、クラス条件画像生成など、さまざまなタスクをサポートしている。
次に、同じアーキテクチャをスケールして、大規模なテキスト・イメージタスクを解決し、最先端のパフォーマンスを示す。
論文 参考訳（メタデータ） (2024-11-07T18:43:17Z) - Task-Oriented Real-time Visual Inference for IoVT Systems: A Co-design Framework of Neural Networks and Edge Deployment [61.20689382879937]
タスク指向エッジコンピューティングは、データ分析をエッジにシフトすることで、この問題に対処する。
既存の手法は、高いモデル性能と低いリソース消費のバランスをとるのに苦労している。
ニューラルネットワークアーキテクチャを最適化する新しい協調設計フレームワークを提案する。
論文 参考訳（メタデータ） (2024-10-29T19:02:54Z) - Multi-objective Differentiable Neural Architecture Search [58.67218773054753]
本研究では,パフォーマンスとハードウェアメトリクスのトレードオフのために,ユーザの好みを符号化するNASアルゴリズムを提案する。
提案手法は,既存のMOO NAS手法を,定性的に異なる検索空間やデータセットの広い範囲で性能良くする。
論文 参考訳（メタデータ） (2024-02-28T10:09:04Z) - Using the Abstract Computer Architecture Description Language to Model
AI Hardware Accelerators [77.89070422157178]
AI統合製品の製造者は、製品のパフォーマンス要件に適合するアクセラレータを選択するという、重大な課題に直面します。
抽象コンピュータアーキテクチャ記述言語(ACADL)は、コンピュータアーキテクチャブロック図の簡潔な形式化である。
本稿では,AIハードウェアアクセラレーションのモデル化にACADLを用いること,DNNのマッピングにACADL記述を使用し,タイミングシミュレーションのセマンティクスを解説し,性能評価結果の収集を行う。
論文 参考訳（メタデータ） (2024-01-30T19:27:16Z) - Hardware Aware Evolutionary Neural Architecture Search using
Representation Similarity Metric [12.52012450501367]
ハードウェア対応ニューラルアーキテクチャサーチ(ハードウェア対応ニューラルアーキテクチャサーチ、HW-NAS)は、特定のタスクとターゲットハードウェアのためにニューラルネットワークのアーキテクチャを自動的に設計する技術である。
HW-NASでは、重要な計算資源を必要とするため、候補アーキテクチャの性能を評価することが重要な課題である。
本稿では,HW-EvRSNASと呼ばれるハードウェア対応進化型NAS手法を提案する。
論文 参考訳（メタデータ） (2023-11-07T11:58:40Z) - Quantization of Deep Neural Networks to facilitate self-correction of
weights on Phase Change Memory-based analog hardware [0.0]
乗法重みの集合を近似するアルゴリズムを開発する。
これらの重みは、性能の損失を最小限に抑えながら、元のネットワークの重みを表現することを目的としている。
その結果、オンチップパルス発生器と組み合わせると、私たちの自己補正ニューラルネットワークはアナログ認識アルゴリズムで訓練されたものと同等に機能することがわかった。
論文 参考訳（メタデータ） (2023-09-30T10:47:25Z) - GRANITE: A Graph Neural Network Model for Basic Block Throughput
Estimation [3.739243122393041]
異なるマイクロアーキテクチャにわたる基本ブロックのスループットを推定する新しい機械学習モデルを導入する。
結果は、平均テスト誤差6.9%で、基本ブロック性能推定のための新しい最先端技術を確立する。
独立な多層フィードフォワードデコーダネットワークを用いたマルチタスク学習を提案する。
論文 参考訳（メタデータ） (2022-10-08T03:03:49Z) - MAPLE-X: Latency Prediction with Explicit Microprocessor Prior Knowledge [87.41163540910854]
ディープニューラルネットワーク(DNN)レイテンシのキャラクタリゼーションは、時間を要するプロセスである。
ハードウェアデバイスの事前知識とDNNアーキテクチャのレイテンシを具体化し,MAPLEを拡張したMAPLE-Xを提案する。
論文 参考訳（メタデータ） (2022-05-25T11:08:20Z) - DANCE: Differentiable Accelerator/Network Co-Exploration [8.540518473228078]
この研究は、ハードウェアアクセラレーターとネットワークアーキテクチャ設計の共同探索に向けた異なるアプローチを示す。
ハードウェア評価ソフトウェアをニューラルネットワークでモデル化することにより、アクセラレーションアーキテクチャとハードウェアメトリクスの関係は微分可能となる。
提案手法は,既存手法と比較して,精度とハードウェアコストの指標を向上しつつ,比較的短い時間で共同探索を行う。
論文 参考訳（メタデータ） (2020-09-14T07:43:27Z) - Image Matching across Wide Baselines: From Paper to Practice [80.9424750998559]
局所的な特徴とロバストな推定アルゴリズムの包括的なベンチマークを導入する。
パイプラインのモジュール構造は、さまざまなメソッドの容易な統合、構成、組み合わせを可能にします。
適切な設定で、古典的な解決策は依然として芸術の知覚された状態を上回る可能性があることを示す。
論文 参考訳（メタデータ） (2020-03-03T15:20:57Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。