論文の概要: Stacking the Odds: Full-Stack Quantum System Design Space Exploration

• arxiv url: http://arxiv.org/abs/2506.02782v1
• Date: Tue, 03 Jun 2025 12:01:58 GMT
• ステータス: 翻訳完了
• システム内更新日: 2025-06-04 21:47:35.614142
• Title: Stacking the Odds: Full-Stack Quantum System Design Space Exploration
• Title（参考訳）: Oddsのスタック化 - フルスタックの量子システム設計スペース探索
• Authors: Hila Safi, Medina Bandic, Christoph Niedermeier, Carmen G. Almudever, Sebastian Feld, Wolfgang Mauerer,
• Abstract要約: 本研究では,レイアウト手法,キュービットルーティング手法,コンパイラ最適化レベル,ハードウェア固有の特性の影響について検討する。 我々のシミュレーションにはノイズがあるが、量子エラー補正(QEC)のシナリオが含まれており、レイアウトや接続性に類似した感度が明らかにされている。
• 参考スコア（独自算出の注目度）: 3.3595409695121656
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Design space exploration (DSE) plays an important role in optimising quantum circuit execution by systematically evaluating different configurations of compilation strategies and hardware settings. In this work, we study the impact of layout methods, qubit routing techniques, compiler optimization levels, and hardware-specific properties, including noise characteristics, topological structures, connectivity densities, and device sizes. By traversing these dimensions, we aim to understand how compilation choices interact with hardware features. A central question in our study is whether carefully selected device parameters and mapping strategies, including initial layouts and routing heuristics, can mitigate hardware-induced errors beyond standard error mitigation methods. Our results show that choosing the right software strategies (e.g., layout and routing) and tailoring hardware properties (e.g., reducing noise or leveraging connectivity) significantly enhances the fidelity of quantum circuit executions. We provide performance estimates using metrics such as circuit depth, gate count, and expected fidelity. These findings highlight the value of hardware-software co-design, especially as quantum systems scale and move toward error-corrected computing. Our simulations, though noisy, include quantum error correction (QEC) scenarios, revealing similar sensitivities to layout and connectivity. This suggests that co-design principles will be vital for integrating QEC in future devices. Overall, we offer practical guidance for co-optimizing mapping, routing, and hardware configuration in real-world quantum computing.
• Abstract（参考訳）: 設計空間探索(DSE)は、コンパイル戦略とハードウェア設定の異なる構成を体系的に評価することにより、量子回路の実行を最適化する上で重要な役割を果たす。 本研究では, レイアウト手法, キュービットルーティング手法, コンパイラ最適化レベル, ハードウェア固有の特性, ノイズ特性, トポロジ構造, 接続密度, デバイスサイズの影響について検討する。 これらの次元をトラバースすることで、コンパイル選択がハードウェア機能とどのように相互作用するかを理解することを目指している。 本研究の中心的な疑問は、初期レイアウトやルーティングヒューリスティックを含む、慎重に選択されたデバイスパラメータとマッピング戦略が、ハードウェアによるエラーを標準エラー軽減法を超えて軽減できるかどうかである。 その結果,適切なソフトウェア戦略(例えば,レイアウトとルーティング)を選択し,ハードウェア特性(例えば,ノイズの低減や接続性の向上)を調整することで,量子回路実行の完全性を大幅に向上させることがわかった。 回路深度,ゲート数,予測忠実度などの測定値を用いて性能推定を行う。 これらの知見は、特に量子システムスケールとして、ハードウェアとソフトウェアの共同設計の価値を強調し、エラー修正コンピューティングに向かっている。 我々のシミュレーションにはノイズがあるが、量子エラー補正(QEC)のシナリオが含まれており、レイアウトや接続性に類似した感度が明らかにされている。 これは、QECを将来のデバイスに統合する上で、共同設計の原則が不可欠であることを示唆している。 全体として、実世界の量子コンピューティングにおいて、マッピング、ルーティング、ハードウェア構成を協調最適化するための実用的なガイダンスを提供する。

関連論文リスト

• Quantum Compiler Design for Qubit Mapping and Routing: A Cross-Architectural Survey of Superconducting, Trapped-Ion, and Neutral Atom Systems [36.240273478884696]
  本稿では,3つの主流量子ハードウェアプラットフォームにおける量子ビットマッピングとルーティング問題について検討・分類する。 主に超伝導プラットフォーム用ハードウェア対応コンパイラの開発について検討する。 トラップイオンと中性原子装置の進化について検討する。
  論文  参考訳（メタデータ） (2025-05-22T16:49:57Z)
• A Fast and Adaptable Algorithm for Optimal Multi-Qubit Pathfinding in Quantum Circuit Compilation [0.0]
  この研究は、量子回路のコンパイルマッピング問題における臨界サブルーチンとして、マルチキュービットパスフィンディングに焦点を当てている。 本稿では,回路SWAPゲート深さに対して量子ハードウェア上で量子ビットを最適にナビゲートする二進整数線形計画法を用いてモデル化したアルゴリズムを提案する。 我々は、様々な量子ハードウェアレイアウトのアルゴリズムをベンチマークし、計算ランタイム、解SWAP深さ、累積SWAPゲート誤差率などの特性を評価した。
  論文  参考訳（メタデータ） (2024-05-29T05:59:15Z)
• Synergistic Dynamical Decoupling and Circuit Design for Enhanced Algorithm Performance on Near-Term Quantum Devices [0.5261718469769447]
  動的デカップリング(DD)は、短期量子デバイスにおけるエラーを軽減するための有望な手法である。 ハードウェアの特徴とアルゴリズム設計がDDの有効性にどのように影響するかを分析する。 その結果,DDの有効性とアルゴリズム固有の性能との逆関係が明らかとなった。
  論文  参考訳（メタデータ） (2024-05-27T14:48:05Z)
• Bayesian Parameterized Quantum Circuit Optimization (BPQCO): A task and hardware-dependent approach [49.89480853499917]
  変分量子アルゴリズム(VQA)は、最適化と機械学習問題を解決するための有望な量子代替手段として登場した。 本稿では,回路設計が2つの分類問題に対して得られる性能に与える影響を実験的に示す。 また、実量子コンピュータのシミュレーションにおいて、ノイズの存在下で得られた回路の劣化について検討する。
  論文  参考訳（メタデータ） (2024-04-17T11:00:12Z)
• On-Chip Hardware-Aware Quantization for Mixed Precision Neural Networks [52.97107229149988]
  エッジデバイス上でハードウェア対応の混合精度量子化を行うOn-Chipハードウェア・アウェア量子化フレームワークを提案する。 このパイプラインは、量子化プロセスが量子化演算子の実際のハードウェア効率を知覚することを可能にする。 精度測定のために,マルチチップシナリオにおける演算子の精度への影響を効果的に推定するMask-Guided Quantization Estimation技術を提案する。
  論文  参考訳（メタデータ） (2023-09-05T04:39:34Z)
• Task-Oriented Sensing, Computation, and Communication Integration for Multi-Device Edge AI [108.08079323459822]
  本稿では,AIモデルの分割推論と統合センシング通信(ISAC)を併用した,新しいマルチインテリジェントエッジ人工レイテンシ(AI)システムについて検討する。 推定精度は近似的だが抽出可能な計量、すなわち判別利得を用いて測定する。
  論文  参考訳（メタデータ） (2022-07-03T06:57:07Z)
• Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
  我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。 問題の大きさと問題グラフの次数で指数関数的に増大する。 これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
  論文  参考訳（メタデータ） (2022-01-06T21:02:30Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。