論文の概要: Scalable Quantum Error Correction for Surface Codes using FPGA

• arxiv url: http://arxiv.org/abs/2301.08419v2
• Date: Mon, 15 May 2023 05:56:12 GMT
• ステータス: 処理完了
• システム内更新日: 2023-05-16 23:37:32.513343
• Title: Scalable Quantum Error Correction for Surface Codes using FPGA
• Title（参考訳）: FPGAを用いた表面符号のスケーラブル量子誤り補正
• Authors: Namitha Liyanage, Yue Wu, Alexander Deters and Lin Zhong
• Abstract要約: フォールトトレラントな量子コンピュータは、出現するよりも早くデコードし、エラーを修正する必要がある。 並列計算資源を利用したUnion-Findデコーダの分散バージョンを報告する。 この実装では、並列コンピューティングリソースをハイブリッドツリーグリッド構造に整理する、Heliosと呼ばれるスケーラブルなアーキテクチャを採用している。
• 参考スコア（独自算出の注目度）: 67.74017895815125
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: A fault-tolerant quantum computer must decode and correct errors faster than they appear. The faster errors can be corrected, the more time the computer can do useful work. The Union-Find (UF) decoder is promising with an average time complexity slightly higher than $O(d^3)$. We report a distributed version of the UF decoder that exploits parallel computing resources for further speedup. Using an FPGA-based implementation, we empirically show that this distributed UF decoder has a sublinear average time complexity with regard to $d$, given $O(d^3)$ parallel computing resources. The decoding time per measurement round decreases as $d$ increases, a first time for a quantum error decoder. The implementation employs a scalable architecture called Helios that organizes parallel computing resources into a hybrid tree-grid structure. We are able to implement $d$ up to 21 with a Xilinx VCU129 FPGA, for which an average decoding time is 11.5 ns per measurement round under phenomenological noise of 0.1\%, significantly faster than any existing decoder implementation. Since the decoding time per measurement round of Helios decreases with $d$, Helios can decode a surface code of arbitrarily large $d$ without a growing backlog.
• Abstract（参考訳）: フォールトトレラント量子コンピュータは、現れるよりも早くデコードし、エラーを訂正しなければならない。 エラーの修正が早くなればなるほど、コンピュータはもっと役に立つ仕事をできる。 Union-Find (UF) デコーダは平均時間複雑性が$O(d^3)$よりわずかに高いことを約束している。 並列計算資源を利用してさらなる高速化を行うUFデコーダの分散バージョンについて報告する。 FPGAベースの実装を用いて,この分散UFデコーダが$d$,$O(d^3)$並列コンピューティングリソースに対して,サブ線形平均時間複雑性を有することを実証的に示す。 測定ラウンドあたりの復号時間は、量子エラー復号器として初めて$d$が増加するにつれて減少する。 この実装では、並列コンピューティングリソースをハイブリッドツリーグリッド構造に整理するheliosと呼ばれるスケーラブルなアーキテクチャを採用している。 我々はXilinx VCU129 FPGAで最大21ドルで実装でき、その場合、測定ラウンドあたりの平均復号時間は0.1 %の現象雑音下で11.5 nsであり、既存のデコーダ実装よりもかなり高速である。 heliosの測定ラウンド毎のデコード時間は$d$で減少するため、heliosはバックログを増加させずに任意の大きな$d$の表面コードをデコードできる。

関連論文リスト

• Demonstrating real-time and low-latency quantum error correction with superconducting qubits [52.08698178354922]
  超伝導量子プロセッサに組み込まれたスケーラブルFPGAデコーダを用いて低遅延フィードバックを示す。 復号ラウンド数が増加するにつれて、論理誤差の抑制が観察される。 この作業でデコーダのスループットとレイテンシが発達し、デバイスの継続的な改善と相まって、次世代の実験がアンロックされた。
  論文  参考訳（メタデータ） (2024-10-07T17:07:18Z)
• Quantum error correction below the surface code threshold [107.92016014248976]
  量子誤り訂正は、複数の物理量子ビットを論理量子ビットに結合することで、実用的な量子コンピューティングに到達するための経路を提供する。 本研究では, リアルタイムデコーダと統合された距離7符号と距離5符号の2つの面符号メモリを臨界閾値以下で動作させる。 以上の結果から,大規模なフォールトトレラント量子アルゴリズムの動作要件を実現する装置の性能が示唆された。
  論文  参考訳（メタデータ） (2024-08-24T23:08:50Z)
• Fast and Parallelizable Logical Computation with Homological Product Codes [3.4338109681532027]
  高速量子低密度パリティチェック(qLDPC)符号は、量子ビット数を減少させるルートを約束するが、低空間コストを維持しながら計算を行うには、演算のシリアライズと余分な時間コストが必要である。 我々はqLDPC符号の高速かつ並列化可能な論理ゲートを設計し、量子加算器のようなアルゴリズム上の重要なサブルーチンに対するその有用性を実証した。
  論文  参考訳（メタデータ） (2024-07-26T03:49:59Z)
• Ambiguity Clustering: an accurate and efficient decoder for qLDPC codes [0.0]
  独立にデコードされたクラスタに計測データを分割するアルゴリズムであるAmbiguity Clustering (AC)を導入する。 ACはBP-OSDより1～3桁速く、論理的忠実度は低下しない。 我々のCPU実装であるACは、144キュービットのGross符号を、中性原子や閉じ込められたイオン系に対してリアルタイムにデコードするのに十分高速です。
  論文  参考訳（メタデータ） (2024-06-20T17:39:31Z)
• FPGA-based Distributed Union-Find Decoder for Surface Codes [3.780617572622938]
  フォールトトレラントな量子コンピュータは、エラー訂正による指数的な減速を防ぐために、エラーの復号と修正を高速に行う必要がある。 並列計算資源を利用したUnion-Findデコーダの分散バージョンを報告する。
  論文  参考訳（メタデータ） (2024-03-20T13:36:59Z)
• The closed-branch decoder for quantum LDPC codes [0.0]
  実時間復号化は論理レベルで任意の量子計算を実装する上で必要である。 本稿では,量子低密度パリティチェック(QLDPC)のための新しいデコーダを提案する。
  論文  参考訳（メタデータ） (2024-02-02T16:22:32Z)
• Bit-flipping Decoder Failure Rate Estimation for (v,w)-regular Codes [84.0257274213152]
  並列ビットフリップデコーダのDFRを高精度に推定する手法を提案する。 本研究は,本症候群のモデル化およびシミュレーションによる重み比較,第1イテレーション終了時の誤りビット分布の誤検出,復号化復号化率(DFR)について検証した。
  論文  参考訳（メタデータ） (2024-01-30T11:40:24Z)
• Parallel window decoding enables scalable fault tolerant quantum computation [2.624902795082451]
  本稿では,デコード問題を並列化し,ほぼ任意のシンドローム処理速度を実現する手法を提案する。 並列化では、古典的なフィードバックの決定を遅らせる必要があり、論理クロックの速度が遅くなる。 既知のオート・テレポーテーション・ガジェットを使用すれば、キュービットオーバーヘッドの増加と引き換えに、スローダウンを完全に排除することができる。
  論文  参考訳（メタデータ） (2022-09-18T12:37:57Z)
• Rapid Person Re-Identification via Sub-space Consistency Regularization [51.76876061721556]
  Person Re-Identification (ReID) は、歩行者を分離したカメラで識別する。 実値特徴記述子を用いた既存のReID法は精度が高いが、ユークリッド距離計算が遅いため効率が低い。 本稿では,ReID 処理を 0.25 倍高速化するサブスペース一貫性規則化 (SCR) アルゴリズムを提案する。
  論文  参考訳（メタデータ） (2022-07-13T02:44:05Z)
• Instantaneous Grammatical Error Correction with Shallow Aggressive Decoding [57.08875260900373]
  即時文法的誤り訂正(GEC)のためのトランスフォーマーのオンライン推論効率を改善するために,Shallow Aggressive Decoding (SAD)を提案する。 SADは、計算並列性を改善するために、各ステップで1つのトークンだけを復号するのではなく、可能な限り多くのトークンを並列に復号する。 英語と中国語のGECベンチマークでの実験では、アグレッシブな復号化がオンライン推論の大幅なスピードアップをもたらす可能性がある。
  論文  参考訳（メタデータ） (2021-06-09T10:30:59Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。