論文の概要: PCBDet: An Efficient Deep Neural Network Object Detection Architecture for Automatic PCB Component Detection on the Edge

• arxiv url: http://arxiv.org/abs/2301.09268v1
• Date: Mon, 23 Jan 2023 04:34:25 GMT
• ステータス: 処理完了
• システム内更新日: 2023-01-24 14:10:43.811810
• Title: PCBDet: An Efficient Deep Neural Network Object Detection Architecture for Automatic PCB Component Detection on the Edge
• Title（参考訳）: PCBDet:エッジ上のPCBコンポーネントの自動検出のための効率的なディープニューラルネットワークオブジェクト検出アーキテクチャ
• Authors: Brian Li (1), Steven Palayew (1), Francis Li (1), Saad Abbasi (1 and 2), Saeejith Nair (2), Alexander Wong (1 and 2) ((1) DarwinAI, (2) University of Waterloo)
• Abstract要約: PCBDetは、最先端の推論スループットを提供するアテンションコンデンサネットワーク設計である。 他の最先端のアーキテクチャ設計に比べて優れたPCBコンポーネント検出性能を実現している。
• 参考スコア（独自算出の注目度）: 48.7576911714538
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: There can be numerous electronic components on a given PCB, making the task of visual inspection to detect defects very time-consuming and prone to error, especially at scale. There has thus been significant interest in automatic PCB component detection, particularly leveraging deep learning. However, deep neural networks typically require high computational resources, possibly limiting their feasibility in real-world use cases in manufacturing, which often involve high-volume and high-throughput detection with constrained edge computing resource availability. As a result of an exploration of efficient deep neural network architectures for this use case, we introduce PCBDet, an attention condenser network design that provides state-of-the-art inference throughput while achieving superior PCB component detection performance compared to other state-of-the-art efficient architecture designs. Experimental results show that PCBDet can achieve up to 2$\times$ inference speed-up on an ARM Cortex A72 processor when compared to an EfficientNet-based design while achieving $\sim$2-4\% higher mAP on the FICS-PCB benchmark dataset.
• Abstract（参考訳）: 所定のpcb上には多数の電子部品があり、視覚検査のタスクで非常に時間を要する欠陥を検出し、特に大規模でエラーを起こしやすい。 そのため、特にディープラーニングを活用した自動PCBコンポーネント検出に大きな関心が寄せられている。 しかし、ディープニューラルネットワークは一般的に高い計算資源を必要とするため、製造における実世界のユースケースにおいて実現可能性を制限する可能性がある。 このユースケースにおける効率的なディープニューラルネットワークアーキテクチャの探索の結果、PCBDetは、最先端の推論スループットを提供しながら、他の最先端の効率的なアーキテクチャ設計と比較して優れたPCBコンポーネント検出性能を実現したアテンションコンデンサネットワーク設計である。 実験結果から、PCBDetはARM Cortex A72プロセッサで最大2$\times$推論スピードアップを達成でき、FICS-PCBベンチマークデータセットで2-4\%高いmAPを達成できることがわかった。

関連論文リスト

• YOLO-pdd: A Novel Multi-scale PCB Defect Detection Method Using Deep Representations with Sequential Images [7.368447690189973]
  本稿では,CNNに基づくPCB欠陥検出のための高精度で堅牢でリアルタイムなエンドツーエンド手法を提案する。 本稿では, YOLOv5とマルチスケールモジュールを組み合わせた階層的残差接続手法を提案する。 大規模PCBデータセットの実験では、既存の手法と比較して精度、リコール、F1スコアが大幅に改善された。
  論文  参考訳（メタデータ） (2024-07-22T07:08:22Z)
• Quantization-aware Neural Architectural Search for Intrusion Detection [5.010685611319813]
  本稿では、最先端NNの1000倍の規模を持つ量子化ニューラルネットワーク(NN)モデルを自動的に訓練し、進化させる設計手法を提案する。 FPGAにデプロイする際にこのネットワークが利用するLUTの数は2.3倍から8.5倍と小さく、性能は以前の作業に匹敵する。
  論文  参考訳（メタデータ） (2023-11-07T18:35:29Z)
• An intertwined neural network model for EEG classification in brain-computer interfaces [0.6696153817334769]
  脳コンピュータインタフェース(BCI)は、脳とコンピュータまたは外部装置との間の非刺激的直接的、時折双方向通信リンクである。 マルチクラスモータ画像分類における最先端性能を実現するために特別に設計されたディープニューラルネットワークアーキテクチャを提案する。
  論文  参考訳（メタデータ） (2022-08-04T09:00:34Z)
• TinyDefectNet: Highly Compact Deep Neural Network Architecture for High-Throughput Manufacturing Visual Quality Inspection [72.88856890443851]
  TinyDefectNetは、高スループット製造の視覚品質検査に適した、非常にコンパクトな深層畳み込みネットワークアーキテクチャである。 TinyDefectNetはAMD EPYC 7R32上にデプロイされ、ネイティブフロー環境を使って7.6倍のスループット、AMD ZenDNNアクセラレーターライブラリを使って9倍のスループットを達成した。
  論文  参考訳（メタデータ） (2021-11-29T04:19:28Z)
• Does Form Follow Function? An Empirical Exploration of the Impact of Deep Neural Network Architecture Design on Hardware-Specific Acceleration [76.35307867016336]
  本研究では,深層ニューラルネットワーク設計が推論速度向上の程度に与える影響について検討する。 ハードウェア固有のアクセラレーションを活用することで平均推論速度が380%向上する一方で、マクロアーキテクチャ設計パターンによって推論速度が大幅に変化することを示した。
  論文  参考訳（メタデータ） (2021-07-08T23:05:39Z)
• Learning Frequency-aware Dynamic Network for Efficient Super-Resolution [56.98668484450857]
  本稿では、離散コサイン変換(dct)領域の係数に応じて入力を複数の部分に分割する新しい周波数認識動的ネットワークについて検討する。 実際、高周波部は高価な操作で処理され、低周波部は計算負荷を軽減するために安価な操作が割り当てられる。 ベンチマークSISRモデルおよびデータセット上での実験は、周波数認識動的ネットワークが様々なSISRニューラルネットワークに使用できることを示している。
  論文  参考訳（メタデータ） (2021-03-15T12:54:26Z)
• Towards AIOps in Edge Computing Environments [60.27785717687999]
  本稿では,異種分散環境に適用可能なaiopsプラットフォームのシステム設計について述べる。 高頻度でメトリクスを収集し、エッジデバイス上で特定の異常検出アルゴリズムを直接実行することが可能である。
  論文  参考訳（メタデータ） (2021-02-12T09:33:00Z)
• ATCN: Resource-Efficient Processing of Time Series on Edge [3.883460584034766]
  本稿では,高速な分類と時系列予測のために,アジャイル時間畳み込みネットワーク(ATCN)と呼ばれるスケーラブルなディープラーニングモデルを提案する。 ATCNは主に、ウェアラブルバイオメディカルデバイスやリアルタイム信頼性監視システムなど、非常に限られたパフォーマンスとメモリを備えた組み込みエッジデバイス向けに設計されている。
  論文  参考訳（メタデータ） (2020-11-10T17:26:49Z)
• Binary DAD-Net: Binarized Driveable Area Detection Network for Autonomous Driving [94.40107679615618]
  本稿では,二項化駆動型領域検出ネットワーク(バイナリDAD-Net)を提案する。 エンコーダ、ボトルネック、デコーダ部分の2重みとアクティベーションのみを使用する。 パブリックデータセット上で、最先端のセマンティックセグメンテーションネットワークより優れています。
  論文  参考訳（メタデータ） (2020-06-15T07:09:01Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。