論文の概要: A Novel Implementation Methodology for Error Correction Codes on a Neuromorphic Architecture

• arxiv url: http://arxiv.org/abs/2306.04010v1
• Date: Tue, 6 Jun 2023 20:49:10 GMT
• ステータス: 処理完了
• システム内更新日: 2023-06-08 17:07:47.246520
• Title: A Novel Implementation Methodology for Error Correction Codes on a Neuromorphic Architecture
• Title（参考訳）: ニューロモルフィックアーキテクチャを用いた新しい誤り訂正符号の実装法
• Authors: Sahil Hassan, Parker Dattilo, Ali Akoglu
• Abstract要約: 本稿では,ニューロモルフィックアーキテクチャ上にデコーダアルゴリズムのハード・決定クラスをマッピングする手法を提案する。 本稿では,Xilinx Zynq ZCU102 MPSoC上でエミュレートされたTrueNorthにインスパイアされたアーキテクチャ上でのGalager Bデコーディングアルゴリズムの実装について述べる。
• 参考スコア（独自算出の注目度）: 0.8021197489470758
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: The Internet of Things infrastructure connects a massive number of edge devices with an increasing demand for intelligent sensing and inferencing capability. Such data-sensitive functions necessitate energy-efficient and programmable implementations of Error Correction Codes (ECC) and decoders. The algorithmic flow of ECCs with concurrent accumulation and comparison types of operations are innately exploitable by neuromorphic architectures for energy efficient execution -- an area that is relatively unexplored outside of machine learning applications. For the first time, we propose a methodology to map the hard-decision class of decoder algorithms on a neuromorphic architecture. We present the implementation of the Gallager B (GaB) decoding algorithm on a TrueNorth-inspired architecture that is emulated on the Xilinx Zynq ZCU102 MPSoC. Over this reference implementation, we propose architectural modifications at the neuron block level that result in a reduction of energy consumption by 31% with a negligible increase in resource usage while achieving the same error correction performance.
• Abstract（参考訳）: モノのインターネット(Internet of Things)インフラストラクチャは、多数のエッジデバイスを接続し、インテリジェントなセンシングと推論能力の需要が高まっている。 このようなデータ感度関数は、エネルギー効率とエラー訂正符号(ECC)とデコーダのプログラム可能な実装を必要とする。 並列的な蓄積と比較型の操作を伴うECCのアルゴリズムによるフローは、本質的には、エネルギー効率のよい実行のためのニューロモルフィックアーキテクチャによって悪用される。 本稿では,ニューロモルフィックアーキテクチャ上にデコーダアルゴリズムのハード・決定クラスをマッピングする手法を初めて提案する。 本稿では,Xilinx Zynq ZCU102 MPSoC上でエミュレートされたTrueNorthにインスパイアされたアーキテクチャ上でのGalager B(GaB)復号アルゴリズムの実装について述べる。 そこで本研究では,ニューロンブロックレベルでのエネルギー消費量を31%削減し,リソース使用量の増加を無視し,同じ誤り訂正性能を達成するためのアーキテクチャ変更を提案する。

関連論文リスト

• Architectures for Heterogeneous Quantum Error Correction Codes [13.488578754808676]
  不均一なアーキテクチャは、普遍論理計算への明確な経路を提供する。 本研究では,アシラバスを用いてコード間データ移動のためのサーフェスコードとグロスコードを統合することを提案する。 アルゴリズムを特定の論理誤差率で実行する場合、物理量子ビットの最大6.42倍の減少を示す。
  論文  参考訳（メタデータ） (2024-11-05T15:49:02Z)
• Accelerating Error Correction Code Transformers [56.75773430667148]
  本稿では,トランスを用いたデコーダの高速化手法を提案する。 最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
  論文  参考訳（メタデータ） (2024-10-08T11:07:55Z)
• Adaptive Error-Bounded Hierarchical Matrices for Efficient Neural Network Compression [0.0]
  本稿では,物理インフォームドニューラルネットワーク(PINN)に適した動的,エラーバウンドな階層行列 (H-matrix) 圧縮手法を提案する。 提案手法は,ニューラル・タンジェント・カーネル(NTK)の本質的性質を保ちながら,大規模物理モデルにおける計算複雑性とメモリ要求を低減させる。 実験により, この手法は, 高精度を維持し, 一般化能力を向上させることにより, Singular Value Decomposition (SVD) やプルーニング, 量子化などの従来の圧縮手法よりも優れていることを示した。
  論文  参考訳（メタデータ） (2024-09-11T05:55:51Z)
• Deep Quantum Error Correction [73.54643419792453]
  量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。 本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。 提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
  論文  参考訳（メタデータ） (2023-01-27T08:16:26Z)
• Biologically Plausible Learning on Neuromorphic Hardware Architectures [27.138481022472]
  ニューロモルフィックコンピューティング(Neuromorphic Computing)は、アナログメモリの計算によってこの不均衡に直面している新興パラダイムである。 この研究は、異なる学習アルゴリズムがCompute-In-Memoryベースのハードウェアに与える影響を初めて比較し、その逆も行った。
  論文  参考訳（メタデータ） (2022-12-29T15:10:59Z)
• Reconfigurable co-processor architecture with limited numerical precision to accelerate deep convolutional neural networks [0.38848561367220275]
  畳み込みニューラルネットワーク(CNN)は、視覚システムやロボット工学などのディープラーニングアプリケーションで広く使われている。 本稿では,CNNを高速化するために,モデルに依存しない再構成可能なコプロセッシングアーキテクチャを提案する。 既存の解とは対照的に、算術表現や演算のための限定精度32bit Q-format固定点量子化を導入する。
  論文  参考訳（メタデータ） (2021-08-21T09:50:54Z)
• Towards Accurate and Compact Architectures via Neural Architecture Transformer [95.4514639013144]
  計算コストを増すことなくパフォーマンスを向上させるために、アーキテクチャ内の操作を最適化する必要がある。 我々は最適化問題をマルコフ決定プロセス(MDP)にキャストするニューラルアーキテクチャ変換器(NAT)法を提案している。 NAT++(Neural Architecture Transformer++)メソッドを提案し、アーキテクチャ最適化のパフォーマンスを改善するために、候補遷移のセットをさらに拡大する。
  論文  参考訳（メタデータ） (2021-02-20T09:38:10Z)
• Phase Retrieval using Expectation Consistent Signal Recovery Algorithm based on Hypernetwork [73.94896986868146]
  位相検索は現代の計算イメージングシステムにおいて重要な要素である。 近年のディープラーニングの進歩は、堅牢で高速なPRの新たな可能性を開いた。 我々は、既存の制限を克服するために、深層展開のための新しいフレームワークを開発する。
  論文  参考訳（メタデータ） (2021-01-12T08:36:23Z)
• EfficientFCN: Holistically-guided Decoding for Semantic Segmentation [49.27021844132522]
  最先端セマンティックセマンティックセグメンテーションアルゴリズムは主に拡張されたFully Convolutional Networks (DilatedFCN)に基づいている 本稿では,拡張畳み込みのないイメージネット事前学習ネットワークをバックボーンとする,効率的なFCNを提案する。 このようなフレームワークは、計算コストの1/3しか持たない最先端の手法に比べて、同等またはそれ以上の性能を達成する。
  論文  参考訳（メタデータ） (2020-08-24T14:48:23Z)
• Predictive Coding Approximates Backprop along Arbitrary Computation Graphs [68.8204255655161]
  我々は、コア機械学習アーキテクチャを予測的符号化に翻訳する戦略を開発する。 私たちのモデルは、挑戦的な機械学習ベンチマークのバックプロップと同等に機能します。 本手法は,ニューラルネットワークに標準機械学習アルゴリズムを直接実装できる可能性を高める。
  論文  参考訳（メタデータ） (2020-06-07T15:35:47Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。