論文の概要: Single-electron occupation in quantum dot arrays at selectable plunger gate voltage

• arxiv url: http://arxiv.org/abs/2309.03591v1
• Date: Thu, 7 Sep 2023 09:34:04 GMT
• ステータス: 処理完了
• システム内更新日: 2023-09-08 13:37:40.765073
• Title: Single-electron occupation in quantum dot arrays at selectable plunger gate voltage
• Title（参考訳）: 選択型プランジャゲート電圧における量子ドットアレイの単一電子占有
• Authors: Marcel Meyer, Corentin D\'eprez, Ilja N. Meijer, Florian K. Unseld, Saurabh Karwal, Amir Sammak, Giordano Scappucci, Lieven M. K. Vandersypen, Menno Veldhorst
• Abstract要約: 現在、各デバイスは量子ドットごとに1つの電荷を閉じ込めるために、カスタマイズされたゲート電圧を必要としている。 ここでは、これらのゲート電圧を調整し、応力電圧の一時的な適用のみで等化する。 必要なゲート電圧を定義する能力は、スピン量子ビットデバイスに対する制御エレクトロニクスと操作の要求を緩和し、量子ハードウェアを進化させる手段を提供する。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: The small footprint of semiconductor qubits is favourable for scalable quantum computing. However, their size also makes them sensitive to their local environment and variations in gate structure. Currently, each device requires tailored gate voltages to confine a single charge per quantum dot, clearly challenging scalability. Here, we tune these gate voltages and equalize them solely through the temporary application of stress voltages. In a double quantum dot, we reach a stable (1,1) charge state at identical and predetermined plunger gate voltage and for various interdot couplings. Applying our findings, we tune a 2$\times$2 quadruple quantum dot such that the (1,1,1,1) charge state is reached when all plunger gates are set to 1 V. The ability to define required gate voltages may relax requirements on control electronics and operations for spin qubit devices, providing means to advance quantum hardware.
• Abstract（参考訳）: 半導体量子ビットのフットプリントはスケーラブルな量子コンピューティングに好適である。 しかし、その大きさは局所環境やゲート構造の変化にも敏感である。 現在、各デバイスは量子ドットごとに1つの電荷を閉じ込めるためにゲート電圧を調整する必要がある。 ここでは、これらのゲート電圧を調整し、応力電圧の一時的な適用のみで等化する。 二重量子ドットでは、安定な(1,1)電荷状態に到達し、同一かつ所定のプランジャゲート電圧と様々な相互結合を行う。 1,1,1,1) の電荷状態が (1,1,1,1) となるように、2$\times$2 の量子ドットをチューニングし、全てのプランジャゲートが 1 v に設定される。 必要なゲート電圧を定義する能力は、スピン量子ビットデバイスの制御エレクトロニクスと操作の要件を緩和し、量子ハードウェアを進歩させる手段を提供する。

関連論文リスト

• Enhanced quantum state transfer: Circumventing quantum chaotic behavior [35.74056021340496]
  2次元量子ネットワークにおける少数粒子量子状態の転送方法を示す。 提案手法は,分散量子プロセッサやレジスタを接続する短距離量子通信を実現する方法である。
  論文  参考訳（メタデータ） (2024-02-01T19:00:03Z)
• Coupled vertical double quantum dots at single-hole occupancy [37.69303106863453]
  我々は、二重量子井戸、シリコン-ゲルマニウムヘテロ構造に閉じ込められた垂直二重量子ドットを制御する。 単一ホールトランジスタで個々の電荷遷移を感知する。 垂直の二重量子ドットを(1,1)の電荷状態にチューニングすると、1つのプランジャゲートの下にある各量子井戸に1つの穴が閉じられる。
  論文  参考訳（メタデータ） (2024-01-15T14:46:40Z)
• QuantumSEA: In-Time Sparse Exploration for Noise Adaptive Quantum Circuits [82.50620782471485]
  QuantumSEAはノイズ適応型量子回路のインタイムスパース探索である。 1)トレーニング中の暗黙の回路容量と(2)雑音の頑健さの2つの主要な目標を達成することを目的としている。 提案手法は, 量子ゲート数の半減と回路実行の2倍の時間節約で, 最先端の計算結果を確立する。
  論文  参考訳（メタデータ） (2024-01-10T22:33:00Z)
• A vertical gate-defined double quantum dot in a strained germanium double quantum well [48.7576911714538]
  シリコン-ゲルマニウムヘテロ構造におけるゲート定義量子ドットは、量子計算とシミュレーションのための魅力的なプラットフォームとなっている。 ひずみゲルマニウム二重量子井戸におけるゲート定義垂直2重量子ドットの動作を実証する。 課題と機会を議論し、量子コンピューティングと量子シミュレーションの潜在的な応用について概説する。
  論文  参考訳（メタデータ） (2023-05-23T13:42:36Z)
• Electrical control of uniformity in quantum dot devices [0.0]
  本稿では,本質的なポテンシャル景観における高次均一性を電気的に得る方法を提案する。 数百ミリボルト以上の量子ドットデバイスにおけるピンチオフ電圧のチューニングを実演する。 この作業は量子ドットデバイスのチューニングのための新しいツールを提供し、スケーラブルなスピン量子ビットアレイの実装のための新しい視点を提供する。
  論文  参考訳（メタデータ） (2022-11-24T09:32:06Z)
• Field-deployable Quantum Memory for Quantum Networking [62.72060057360206]
  実世界の展開とスケーリングの課題に対応するために設計された量子メモリを提示する。 メモリ技術は、温かいルビジウム蒸気を記憶媒体として利用し、室温で動作する。 我々は,高忠実度検索(95%)と低演算誤差(10-2)$を,単一光子レベルの量子メモリ操作に対して160$mu s$の記憶時間で示す。
  論文  参考訳（メタデータ） (2022-05-26T00:33:13Z)
• Precision tomography of a three-qubit donor quantum processor in silicon [38.42250061908039]
  核スピンは、量子情報処理のために考慮された最初の物理プラットフォームの一つであった。 シリコンナノエレクトロニクスデバイスにイオンを注入した31Pドナー原子核を用いた普遍量子論理演算を実証する。
  論文  参考訳（メタデータ） (2021-06-06T10:30:38Z)
• Efficient, stabilized two-qubit gates on a trapped-ion quantum computer [4.547776040126478]
  イオン鎖を閉じ込めた一対のイオン上にゲートを絡めるための最適なパルスを構築するための2つの方法を提案する。 これらのトレードオフを、捕捉されたイオン量子コンピュータ上で説明します。
  論文  参考訳（メタデータ） (2021-01-19T22:40:28Z)
• Gate reflectometry in dense quantum dot arrays [18.131612654397884]
  我々は300mmウェーハファクトリーで作製した高密度な2$times$2のシリコン量子ドットに対して,ゲート電圧パルスとゲート電圧反射率の測定を行った。 我々の技術は、数ドットのスピン量子ビットデバイスを大規模量子プロセッサにスケーリングする際に役立つかもしれない。
  論文  参考訳（メタデータ） (2020-12-08T23:51:19Z)
• On-chip Integration of Si/SiGe-based Quantum Dots and Switched-capacitor Circuits [0.0]
  半導体基板に集積された固体量子ビットは、現在、各量子ビットから制御エレクトロニクスへの少なくとも1つのワイヤを必要とする。 オンチップ回路によるデマルチプレキシングは、このボトルネックを克服するための効果的な戦略を提供する。 本研究では、電荷ロックのためのスイッチトキャパシタ回路を実装し、1つの量子ドットのプランジャーゲートを浮遊させる。
  論文  参考訳（メタデータ） (2020-05-08T04:35:16Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。