論文の概要: On-chip Integration of Si/SiGe-based Quantum Dots and Switched-capacitor Circuits

• arxiv url: http://arxiv.org/abs/2005.03851v1
• Date: Fri, 8 May 2020 04:35:16 GMT
• ステータス: 処理完了
• システム内更新日: 2023-05-20 20:27:30.946916
• Title: On-chip Integration of Si/SiGe-based Quantum Dots and Switched-capacitor Circuits
• Title（参考訳）: Si/SiGe系量子ドットとスイッチトキャパシタ回路のオンチップ統合
• Authors: Y. Xu, F. K. Unseld, A. Corna, A. M. J. Zwerver, A. Sammak, D. Brousse, N. Samkharadze, S. V.Amitonov, M. Veldhorst, G. Scappucci, R. Ishihara, and L. M. K. Vandersypen
• Abstract要約: 半導体基板に集積された固体量子ビットは、現在、各量子ビットから制御エレクトロニクスへの少なくとも1つのワイヤを必要とする。 オンチップ回路によるデマルチプレキシングは、このボトルネックを克服するための効果的な戦略を提供する。 本研究では、電荷ロックのためのスイッチトキャパシタ回路を実装し、1つの量子ドットのプランジャーゲートを浮遊させる。
• 参考スコア（独自算出の注目度）: 0.0
• License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
• Abstract: Solid-state qubits integrated on semiconductor substrates currently require at least one wire from every qubit to the control electronics, leading to a so-called wiring bottleneck for scaling. Demultiplexing via on-chip circuitry offers an effective strategy to overcome this bottleneck. In the case of gate-defined quantum dot arrays, specific static voltages need to be applied to many gates simultaneously to realize electron confinement. When a charge-locking structure is placed between the quantum device and the demultiplexer, the voltage can be maintained locally. In this study, we implement a switched-capacitor circuit for charge-locking and use it to float the plunger gate of a single quantum dot. Parallel plate capacitors, transistors and quantum dot devices are monolithically fabricated on a Si/SiGe-based substrate to avoid complex off-chip routing. We experimentally study the effects of the capacitor and transistor size on the voltage accuracy of the floating node. Furthermore, we demonstrate that the electrochemical potential of the quantum dot can follow a 100 Hz pulse signal while the dot is partially floating, which is essential for applying this strategy in qubit experiments.
• Abstract（参考訳）: 半導体基板に集積された固体量子ビットは、現在、各量子ビットから制御エレクトロニクスへの少なくとも1つのワイヤを必要とする。 オンチップ回路によるデマルチプレキシングは、このボトルネックを克服するための効果的な戦略を提供する。 ゲート定義量子ドットアレイの場合、電子閉じ込めを実現するために複数のゲートに特定の静電圧を同時に印加する必要がある。 量子デバイスとデマルチプレクサの間に電荷ロック構造が配置されると、電圧を局所的に維持することができる。 本研究では、電荷ロックのためのスイッチトキャパシタ回路を実装し、1つの量子ドットのプランジャーゲートを浮遊させる。 パラレルプレートコンデンサ、トランジスタ、量子ドットデバイスは、複雑なオフチップルーティングを避けるためにSi/SiGe基板上にモノリシックに製造される。 キャパシタとトランジスタサイズが浮遊ノードの電圧精度に及ぼす影響を実験的に検討した。 さらに,量子ドットの電気化学的ポテンシャルは,量子ドットが部分的に浮遊している間に100hzのパルス信号を追従できることを示した。

関連論文リスト

• Large-scale on-chip integration of gate-voltage addressable hybrid superconductor-semiconductor quantum wells field effect nano-switch arrays [4.956039994321721]
  ハイブリッド超伝導体-半導体接合(S-Sm)とスイッチは、ゲートベースの量子プロセッサの鍵回路要素とビルディングブロックである。 本稿では,大規模スケーラブルかつゲート電圧制御可能なハイブリッドフィールド効果量子チップの新たな実現を実験的に実証する。
  論文  参考訳（メタデータ） (2023-07-10T05:44:43Z)
• The SpinBus Architecture: Scaling Spin Qubits with Electron Shuttling [42.60602838972598]
  本研究では、電子シャットリングを用いて量子ビットを接続し、低動作周波数と拡張量子ビットコヒーレンスを特徴とするSpinBusアーキテクチャを提案する。 室温計を用いた制御は、少なくとも144量子ビットを確実に支持できるが、もっと多くの数値が低温制御回路で認識できる。
  論文  参考訳（メタデータ） (2023-06-28T16:24:11Z)
• Circuit Cutting with Non-Maximally Entangled States [59.11160990637615]
  分散量子コンピューティングは、複数のデバイスの計算能力を組み合わせて、個々のデバイスの限界を克服する。 回路切断技術は、古典的な通信を通じて量子計算の分配を可能にする。 量子テレポーテーション(quantum teleportation)は、指数的なショットの増加を伴わない量子計算の分布を可能にする。 非最大エンタングル量子ビット対を利用する新しい回路切断法を提案する。
  論文  参考訳（メタデータ） (2023-06-21T08:03:34Z)
• Quantum process tomography of continuous-variable gates using coherent states [49.299443295581064]
  ボソニックモード超伝導回路におけるコヒーレント状態量子プロセストモグラフィ(csQPT)の使用を実証する。 符号化量子ビット上の変位とSNAP演算を用いて構築した論理量子ゲートを特徴付けることにより,本手法の結果を示す。
  論文  参考訳（メタデータ） (2023-03-02T18:08:08Z)
• A quantum dot-based frequency multiplier [0.0]
  低温で動作する量子ドット型高周波乗算器を提案する。 2つの相補的なデバイス構成を用いた多ゲートシリコンナノワイヤトランジスタに乗算器を実装した。 本研究はシリコンベースの量子コンピューティングシステムに容易に組み込むことのできる高周波変換法を示す。
  論文  参考訳（メタデータ） (2022-11-25T14:09:30Z)
• An integrated microwave-to-optics interface for scalable quantum computing [47.187609203210705]
  シリコンフォトニックキャビティに結合した超伝導共振器を用いた集積トランスデューサの新しい設計法を提案する。 上記の条件をすべて同時に実現するためのユニークな性能とポテンシャルを実験的に実証する。 デバイスは50オーム伝送ラインに直接接続し、単一のチップ上で多数のトランスデューサに容易にスケールできる。
  論文  参考訳（メタデータ） (2022-10-27T18:05:01Z)
• Enhancing the Coherence of Superconducting Quantum Bits with Electric Fields [62.997667081978825]
  印加された直流電界を用いて、クォービット共鳴から外れた欠陥を調整することにより、クビットコヒーレンスを向上させることができることを示す。 また、超伝導量子プロセッサにおいて局所ゲート電極をどのように実装し、個々の量子ビットの同時コヒーレンス最適化を実現するかについても論じる。
  論文  参考訳（メタデータ） (2022-08-02T16:18:30Z)
• Conveyor-mode single-electron shuttling in Si/SiGe for a scalable quantum computing architecture [0.0]
  Si/SiGe量子ドットに閉じ込められた単一電子によって定義される小さなスピン量子レジスタが正常に動作する。 レジスタ間で電子を運ぶ量子ビットをシャットダウンすることは、高忠実なコヒーレントリンクにとって自然な選択である。 我々のプリンシプルの証明は、静電気的に定義された420nmのSi/SiGe量子チャネルにおける伝播波電位による単一電子のシャットリングを示す。
  論文  参考訳（メタデータ） (2021-08-02T13:26:46Z)
• Towards hole-spin qubits in Si pMOSFETs within a planar CMOS foundry technology [0.0]
  半導体量子ドット内のホールスピンは、電気的に制御された量子ビットの実装のための実行可能な経路である。 我々は、Siチャネル内でよく定義されたホール量子ドットの形成と、一般的な電気制御の可能性を示す。
  論文  参考訳（メタデータ） (2021-06-09T09:32:44Z)
• Gate reflectometry in dense quantum dot arrays [18.131612654397884]
  我々は300mmウェーハファクトリーで作製した高密度な2$times$2のシリコン量子ドットに対して,ゲート電圧パルスとゲート電圧反射率の測定を行った。 我々の技術は、数ドットのスピン量子ビットデバイスを大規模量子プロセッサにスケーリングする際に役立つかもしれない。
  論文  参考訳（メタデータ） (2020-12-08T23:51:19Z)
• Hardware-Encoding Grid States in a Non-Reciprocal Superconducting Circuit [62.997667081978825]
  本稿では、非相互デバイスと、基底空間が2倍縮退し、基底状態がGottesman-Kitaev-Preskill(GKP)符号の近似符号であるジョセフソン接合からなる回路設計について述べる。 この回路は、電荷やフラックスノイズなどの超伝導回路の一般的なノイズチャネルに対して自然に保護されており、受動的量子誤差補正に使用できることを示唆している。
  論文  参考訳（メタデータ） (2020-02-18T16:45:09Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。