論文の概要: An Architecture for Improved Surface Code Connectivity in Neutral Atoms
- arxiv url: http://arxiv.org/abs/2309.13507v1
- Date: Sun, 24 Sep 2023 00:10:47 GMT
- ステータス: 処理完了
- システム内更新日: 2023-09-26 19:24:21.168627
- Title: An Architecture for Improved Surface Code Connectivity in Neutral Atoms
- Title（参考訳）: 中性原子の表面コード接続性向上のためのアーキテクチャ
- Authors: Joshua Viszlai, Sophia Fuhui Lin, Siddharth Dangwal, Jonathan M.
Baker, Frederic T. Chong
- Abstract要約: 我々は、中性原子配列からなる量子コンピュータに対処し、ハードウェアの物理的接続をより高い論理接続に変換する表面コードアーキテクチャを設計する。
通常の格子手術と比較すると、これは量子ビット全体のフットプリントと実行時間を削減し、小型のQEC回路に必要な時空オーバーヘッドを低減させる。
本稿では, 物理原子移動方式を用いて, 近接する葉柄群における量子ビット間の全接続を可能とし, 大規模回路に対して高い接続ルーティング空間を創出する, 層間格子手術を提案する。
- 参考スコア（独自算出の注目度）: 3.3186866268167146
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: In order to achieve error rates necessary for advantageous quantum
algorithms, Quantum Error Correction (QEC) will need to be employed, improving
logical qubit fidelity beyond what can be achieved physically. As today's
devices begin to scale, co-designing architectures for QEC with the underlying
hardware will be necessary to reduce the daunting overheads and accelerate the
realization of practical quantum computing. In this work, we focus on logical
computation in QEC. We address quantum computers made from neutral atom arrays
to design a surface code architecture that translates the hardware's higher
physical connectivity into a higher logical connectivity. We propose groups of
interleaved logical qubits, gaining all-to-all connectivity within the group
via efficient transversal CNOT gates. Compared to standard lattice surgery
operations, this reduces both the overall qubit footprint and execution time,
lowering the spacetime overhead needed for small-scale QEC circuits. We also
explore the architecture's scalability. We look at using physical atom movement
schemes and propose interleaved lattice surgery which allows an all-to-all
connectivity between qubits in adjacent interleaved groups, creating a higher
connectivity routing space for large-scale circuits. Using numerical
simulations, we evaluate the total routing time of interleaved lattice surgery
and atom movement for various circuit sizes. We identify a cross-over point
defining intermediate-scale circuits where atom movement is best and
large-scale circuits where interleaved lattice surgery is best. We use this to
motivate a hybrid approach as devices continue to scale, with the choice of
operation depending on the routing distance.
- Abstract（参考訳）: 有利な量子アルゴリズムに必要な誤差率を達成するためには、量子誤差補正(qec)が採用され、物理的に達成できる以上の論理量子ビット忠実性が向上する。
今日のデバイスがスケールし始めるにつれ、qecと基盤となるハードウェアの共設計アーキテクチャはオーバーヘッドを軽減し、実用的な量子コンピューティングの実現を加速するために必要となる。
本研究では,QECにおける論理計算に焦点をあてる。
我々は、中性原子配列からなる量子コンピュータに対処し、ハードウェアの高物理接続を高論理接続に変換する表面コードアーキテクチャを設計する。
我々は,並列論理キュービット群を提案し,効率的なcnotゲートを介してグループ内の全対一接続を実現する。
通常の格子手術と比較すると、これは量子ビット全体のフットプリントと実行時間を削減し、小型QEC回路に必要な時空オーバーヘッドを低減させる。
アーキテクチャのスケーラビリティについても検討しています。
本稿では,物理的アトム移動スキームを用いて,隣接したインターリーブ群における量子ビット間の全対全接続を可能にするインターリーブ格子手術を提案する。
数値シミュレーションを用いて,各種回路サイズに対するインターリーブ格子手術と原子移動の総ルーティング時間を評価する。
我々は,原子移動が最良となる中間回路と,格子間手術が最良となる大規模回路を定義する。
デバイスが拡張を続けるにつれて、ルーティング距離に応じて操作を選択することによって、ハイブリッドアプローチのモチベーションを高めます。
関連論文リスト
- Quantum Compiling with Reinforcement Learning on a Superconducting Processor [55.135709564322624]
超伝導プロセッサのための強化学習型量子コンパイラを開発した。
短絡の新規・ハードウェア対応回路の発見能力を示す。
本研究は,効率的な量子コンパイルのためのハードウェアによるソフトウェア設計を実証する。
論文 参考訳（メタデータ） (2024-06-18T01:49:48Z) - An Abstract Model and Efficient Routing for Logical Entangling Gates on Zoned Neutral Atom Architectures [4.306566710489809]
近年の成果は、フォールトトレラント量子コンピューティングにおける中性原子アーキテクチャの可能性を示している。
本稿では,新しいアーキテクチャの抽象モデルと,係合ゲートのルーティング問題に対する効率的な解を提供する。
さらに1つの論理キュービットを符号化する論理キュービットアレイについても検討する。
論文 参考訳（メタデータ） (2024-05-13T18:00:01Z) - A Genetic Approach to Minimising Gate and Qubit Teleportations for Multi-Processor Quantum Circuit Distribution [6.207327488572861]
分散量子コンピューティング(DQC)は、複数の量子プロセッサユニット(QPU)を相互接続することで利用可能な量子計算をスケールする手段を提供する。
この領域における鍵となる課題は、量子回路からQPU内の物理量子ビットへ論理量子ビットを効率的に割り当てることである。
従来のアプローチでは、ゲートテレポーテーションの一種である非ローカルなCNOT操作の実行に必要なベルペアの数を減らそうとしていた。
本稿では,量子回路を実行するネットワークコストを最小化するメタヒューリスティックアルゴリズムを提案する。
論文 参考訳（メタデータ） (2024-05-09T16:03:41Z) - Spatio-Temporal Characterization of Qubit Routing in
Connectivity-Constrained Quantum Processors [1.3230570759583702]
本研究は,3つのプロセッサトポロジ間の通信オーバーヘッドの比較分析を行った。
通信と計算の比率、平均量子ビットホットスポット性、時間的バーストネスのパフォーマンス指標によると、正方形格子配置は量子コンピュータアーキテクチャーのスケールで好適である。
論文 参考訳（メタデータ） (2024-02-01T10:16:04Z) - Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。
本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。
DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
論文 参考訳（メタデータ） (2023-06-06T08:13:10Z) - Mapping quantum circuits to modular architectures with QUBO [3.0148208709026005]
マルチコアアーキテクチャでは、アルゴリズムの実行時にコア間の通信量を最小化することが重要である。
問題と解をエンコードする擬似非制約バイナリ最適化手法を初めて提案する。
提案手法は有望な結果を示し,非常に高密度かつ並列化された回路で極めて良好に動作した。
論文 参考訳（メタデータ） (2023-05-11T09:45:47Z) - The Basis of Design Tools for Quantum Computing: Arrays, Decision
Diagrams, Tensor Networks, and ZX-Calculus [55.58528469973086]
量子コンピュータは、古典的コンピュータが決して起こらない重要な問題を効率的に解決することを約束する。
完全に自動化された量子ソフトウェアスタックを開発する必要がある。
この研究は、今日のツールの"内部"の外観を提供し、量子回路のシミュレーション、コンパイル、検証などにおいてこれらの手段がどのように利用されるかを示す。
論文 参考訳（メタデータ） (2023-01-10T19:00:00Z) - Optimizing Tensor Network Contraction Using Reinforcement Learning [86.05566365115729]
本稿では,グラフニューラルネットワーク(GNN)と組み合わせた強化学習(RL)手法を提案する。
この問題は、巨大な検索スペース、重い尾の報酬分布、そして困難なクレジット割り当てのために非常に難しい。
GNNを基本方針として利用するRLエージェントが,これらの課題にどのように対処できるかを示す。
論文 参考訳（メタデータ） (2022-04-18T21:45:13Z) - An Adaptive Device-Edge Co-Inference Framework Based on Soft
Actor-Critic [72.35307086274912]
高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。
本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。
レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
論文 参考訳（メタデータ） (2022-01-09T09:31:50Z) - Space-efficient binary optimization for variational computing [68.8204255655161]
本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。
また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
論文 参考訳（メタデータ） (2020-09-15T18:17:27Z) - Time-Sliced Quantum Circuit Partitioning for Modular Architectures [67.85032071273537]
現在の量子コンピュータの設計はスケールしない。
小さなプロトタイプを超えてスケールするために、量子アーキテクチャーは、密に連結された量子ビットとクラスタ間のスパーサ接続のクラスタによるモジュラーアプローチを採用する可能性が高い。
このクラスタリングと静的に知られた量子プログラムの制御フローを利用して、量子回路を一度に一度にモジュラ物理マシンにマップするトラクタブルパーティショニングを生成する。
論文 参考訳（メタデータ） (2020-05-25T17:58:44Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。