論文の概要: Accelerating local laplacian filters on FPGAs
- arxiv url: http://arxiv.org/abs/2402.12407v1
- Date: Sun, 18 Feb 2024 10:49:23 GMT
- ステータス: 処理完了
- システム内更新日: 2024-02-21 18:50:28.081639
- Title: Accelerating local laplacian filters on FPGAs
- Title（参考訳）: FPGA上の局所ラプラシアンフィルタの高速化
- Authors: Shashwat Khandelwal, Ziaul Choudhury, Shashwat Shrivastava and Suresh
Purini
- Abstract要約: 局所ラプラシアンフィルタリングは、単純なガウスピラミッドとラプラシアンピラミッドの構築を含むエッジ対応画像処理技術である。
本稿では,ローカルラプラシアンフィルタアルゴリズムの並列性を完全に活用したハードウェアアクセラレータを提案する。
Virtex-7 FPGAでは、最適化されたベースラインCPU実装と比較して、1MBの画像を処理するための7.5倍のスピードアップが得られる。
- 参考スコア（独自算出の注目度）: 11.061707876645764
- License: http://creativecommons.org/licenses/by-sa/4.0/
- Abstract: Images when processed using various enhancement techniques often lead to edge
degradation and other unwanted artifacts such as halos. These artifacts pose a
major problem for photographic applications where they can denude the quality
of an image. There is a plethora of edge-aware techniques proposed in the field
of image processing. However, these require the application of complex
optimization or post-processing methods. Local Laplacian Filtering is an
edge-aware image processing technique that involves the construction of simple
Gaussian and Laplacian pyramids. This technique can be successfully applied for
detail smoothing, detail enhancement, tone mapping and inverse tone mapping of
an image while keeping it artifact-free. The problem though with this approach
is that it is computationally expensive. Hence, parallelization schemes using
multi-core CPUs and GPUs have been proposed. As is well known, they are not
power-efficient, and a well-designed hardware architecture on an FPGA can do
better on the performance per watt metric. In this paper, we propose a hardware
accelerator, which exploits fully the available parallelism in the Local
Laplacian Filtering algorithm, while minimizing the utilization of on-chip FPGA
resources. On Virtex-7 FPGA, we obtain a 7.5x speed-up to process a 1 MB image
when compared to an optimized baseline CPU implementation. To the best of our
knowledge, we are not aware of any other hardware accelerators proposed in the
research literature for the Local Laplacian Filtering problem.
- Abstract（参考訳）: 様々なエンハンスメント技術を用いて処理された画像は、しばしばエッジ劣化やハロなどの不要なアーティファクトにつながる。
これらのアーティファクトは、画像の品質を損なうことができる写真応用にとって大きな問題となる。
画像処理の分野ではエッジアウェア技術が数多く提案されている。
しかし、これらは複雑な最適化や後処理の方法の応用を必要とする。
局所ラプラシアンフィルタリングは、単純なガウスピラミッドとラプラシアンピラミッドの構築を含むエッジ対応画像処理技術である。
このテクニックは、ディテールの平滑化、ディテールエンハンスメント、トーンマッピング、画像の逆トーンマッピングにうまく適用でき、アーティファクトフリーにしておくことができる。
しかし、このアプローチの問題は計算コストが高いことだ。
そのため、マルチコアCPUとGPUを用いた並列化方式が提案されている。
良く知られたように、電力効率は高くなく、fpga上のよく設計されたハードウェアアーキテクチャはワットメートル当たりの性能を良くすることができる。
本稿では,オンチップFPGAリソースの利用を最小化しつつ,ローカルラプラシアンフィルタアルゴリズムで利用可能な並列性を完全に活用するハードウェアアクセラレータを提案する。
Virtex-7 FPGAでは、最適化されたベースラインCPU実装と比較して、1MBの画像を処理するための7.5倍のスピードアップが得られる。
私たちの知る限りでは、ローカルラプラシアンフィルタリング問題の研究文献で提案されている他のハードウェアアクセラレータには気づいていません。
関連論文リスト
- HAPM -- Hardware Aware Pruning Method for CNN hardware accelerators in resource constrained devices [44.99833362998488]
本研究はFPGAデバイスに実装可能な汎用ハードウェアアーキテクチャを提案する。
設計の推論速度は、リソース制約の異なるFPGAデバイス上で評価される。
ハードウェア対応プルーニングアルゴリズムは,標準アルゴリズムを用いたネットワークプルーニングに比べて,推論時間45%の顕著な改善を実現していることを示す。
論文 参考訳（メタデータ） (2024-08-26T07:27:12Z) - INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order
Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。
InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。
1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
論文 参考訳（メタデータ） (2023-08-11T04:24:39Z) - CoordFill: Efficient High-Resolution Image Inpainting via Parameterized
Coordinate Querying [52.91778151771145]
本稿では,近年の連続的暗黙表現の発達により,その限界を初めて破ろうとする。
実験の結果,提案手法はGTX 2080 Ti GPUを用いて2048$times$2048の画像をリアルタイムに処理できることがわかった。
論文 参考訳（メタデータ） (2023-03-15T11:13:51Z) - {\mu}Split: efficient image decomposition for microscopy data [50.794670705085835]
muSplitは、蛍光顕微鏡画像の文脈で訓練された画像分解のための専用アプローチである。
本稿では,大規模な画像コンテキストのメモリ効率向上を実現するメタアーキテクチャである横型文脈化(LC)を提案する。
muSplitを5つの分解タスクに適用し、1つは合成データセットに、もう4つは実際の顕微鏡データから導出する。
論文 参考訳（メタデータ） (2022-11-23T11:26:24Z) - Efficient Image Denoising by Low-Rank Singular Vector Approximations of Geodesics' Gramian Matrix [2.3499129784547654]
画像の騒音汚染は、人々の間で準標準的期待をもたらす。
画像のデノイングは、必要不可欠な前処理ステップです。
本稿では,測地学のグラミアン行列の特異ベクトルを主に利用した多様体に基づくノイズフィルタリング法を提案する。
論文 参考訳（メタデータ） (2022-09-27T01:03:36Z) - Towards making the most of NLP-based device mapping optimization for
OpenCL kernels [5.6596607119831575]
我々は、加速されたOpenCLカーネルのための最適なデバイス選択(CPUまたはGPU)の問題に取り組むCummins et al.、すなわちDeeptuneの開発を拡張した。
ソースコードの文脈情報を拡張した4つの異なるモデルを提案する。
実験の結果,提案手法はCumminsらの手法を上回り,予測精度を最大4%向上させることがわかった。
論文 参考訳（メタデータ） (2022-08-30T10:20:55Z) - Batch-efficient EigenDecomposition for Small and Medium Matrices [65.67315418971688]
EigenDecomposition (ED)は多くのコンピュータビジョンアルゴリズムとアプリケーションの中心にある。
本稿では,コンピュータビジョンの応用シナリオに特化したQRベースのED手法を提案する。
論文 参考訳（メタデータ） (2022-07-09T09:14:12Z) - Hardware architecture for high throughput event visual data filtering
with matrix of IIR filters algorithm [0.0]
ニューロモルフィック・ビジョンは、自動運転車の知覚システムに多くの応用がある、急速に成長する分野である。
センサの動作原理のため、イベントストリームにはかなりのノイズがあります。
本稿では、このタイプのノイズをフィルタするIIRフィルタ行列と、その加速度を許容するハードウェアアーキテクチャに基づく新しいアルゴリズムを提案する。
論文 参考訳（メタデータ） (2022-07-02T15:18:53Z) - A modular software framework for the design and implementation of
ptychography algorithms [55.41644538483948]
我々は,Pychographyデータセットをシミュレートし,最先端の再構築アルゴリズムをテストすることを目的とした,新しいptychographyソフトウェアフレームワークであるSciComを紹介する。
その単純さにもかかわらず、ソフトウェアはPyTorchインターフェースによる高速化処理を利用する。
結果は合成データと実データの両方で示される。
論文 参考訳（メタデータ） (2022-05-06T16:32:37Z) - Faster than FAST: GPU-Accelerated Frontend for High-Speed VIO [46.20949184826173]
この研究は、既存のコンピュータビジョンアルゴリズムを改善するために、効率的な低レベルGPUハードウェア固有の命令の適用性に焦点を当てている。
特に、非マックス抑圧とその後の特徴選択は、全体的な画像処理遅延への顕著な寄与である。
論文 参考訳（メタデータ） (2020-03-30T14:16:23Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。