Fugu-MT 論文翻訳(概要): Efficient Fault Detection Architectures for Modular Exponentiation Targeting Cryptographic Applications Benchmarked on FPGAs

論文の概要: Efficient Fault Detection Architectures for Modular Exponentiation Targeting Cryptographic Applications Benchmarked on FPGAs

arxiv url: http://arxiv.org/abs/2402.18033v1
Date: Wed, 28 Feb 2024 04:02:41 GMT
ステータス: 処理完了
システム内更新日: 2024-03-18 06:59:15.589701
Title: Efficient Fault Detection Architectures for Modular Exponentiation Targeting Cryptographic Applications Benchmarked on FPGAs
Title（参考訳）: FPGA上でベンチマークしたModular Exponentiation Targeting Cryptographic Applicationsのための効率的な故障検出アーキテクチャ
Authors: Saeed Aghapour, Kasra Ahmadi, Mehran Mozaffari Kermani, Reza Azarderakhsh,
Abstract要約: 本稿では,モジュールの指数化に適した軽量な故障検出アーキテクチャを提案する。提案手法は, ほぼ100%に近い誤差検出率を実現し, 計算オーバーヘッドは7%程度である。
参考スコア（独自算出の注目度）: 2.156170153103442
License: http://creativecommons.org/licenses/by/4.0/
Abstract: Whether stemming from malicious intent or natural occurrences, faults and errors can significantly undermine the reliability of any architecture. In response to this challenge, fault detection assumes a pivotal role in ensuring the secure deployment of cryptosystems. Even when a cryptosystem boasts mathematical security, its practical implementation may remain susceptible to exploitation through side-channel attacks. In this paper, we propose a lightweight fault detection architecture tailored for modular exponentiation, a building block of numerous cryptographic applications spanning from classical cryptography to post quantum cryptography. Based on our simulation and implementation results on ARM Cortex-A72 processor, and AMD/Xilinx Zynq Ultrascale+, and Artix-7 FPGAs, our approach achieves an error detection rate close to 100%, all while introducing a modest computational overhead of approximately 7% and area overhead of less than 1% compared to the unprotected architecture. To the best of our knowledge, such an approach benchmarked on ARM processor and FPGA has not been proposed and assessed to date.
Abstract（参考訳）: 悪意のある意図であれ、自然発生であれ、欠陥やエラーであれ、あらゆるアーキテクチャの信頼性を著しく損なう可能性がある。この課題に対して、障害検出は、セキュアな暗号システムのデプロイを保証する上で、重要な役割を担っている。暗号システムが数学的セキュリティを誇っているとしても、その実践的実装はサイドチャネル攻撃による搾取に影響を受けやすい。本稿では,古典暗号からポスト量子暗号にまたがる多数の暗号アプリケーションのビルディングブロックである,モジュラー指数に適した軽量な故障検出アーキテクチャを提案する。 ARM Cortex-A72プロセッサとAMD/Xilinx Zynq Ultrascale+,Artix-7 FPGAのシミュレーションと実装結果に基づいて,本手法は,非保護アーキテクチャと比較して計算オーバーヘッドが約7%,面積オーバーヘッドが1%未満であるのに対して,100%に近い誤差検出率を実現する。我々の知る限りでは、ARMプロセッサとFPGAをベンチマークしたそのようなアプローチは提案されておらず、現在まで評価されている。

関連論文リスト

Towards Effective and Efficient Non-autoregressive Decoding Using Block-based Attention Mask [74.64216073678617]
AMDはアテンションマスクを用いて隠された出力ラベルの連続ブロック内で並列NAR推論を行う。ビームサーチアルゴリズムは、CTC、ARデコーダ、AMD確率の動的融合を利用するように設計されている。 LibriSpeech-100hrコーパスの実験では、AMDモジュールを組み込んだトリパルタイトデコーダが最大1.73倍のデコード速度比を生み出すことを示唆している。
論文参考訳（メタデータ） (2024-06-14T13:42:38Z)
Lazy Layers to Make Fine-Tuned Diffusion Models More Traceable [70.77600345240867]
新たな任意の任意配置(AIAO)戦略は、微調整による除去に耐性を持たせる。拡散モデルの入力/出力空間のバックドアを設計する既存の手法とは異なり,本手法では,サンプルサブパスの特徴空間にバックドアを埋め込む方法を提案する。 MS-COCO,AFHQ,LSUN,CUB-200,DreamBoothの各データセットに関する実証研究により,AIAOの堅牢性が確認された。
論文参考訳（メタデータ） (2024-05-01T12:03:39Z)
MaliGNNoma: GNN-Based Malicious Circuit Classifier for Secure Cloud FPGAs [1.6273816588362844]
MaliGNNomaは、悪意のあるFPGA構成を正確に識別する機械学習ベースのソリューションである。必要なマルチ層セキュリティシステム内の初期セキュリティレイヤとして,クラウドサービスプロバイダが採用することも可能だ。 MaliGNNomaは、それぞれ98.24%と97.88%の分類精度と精度を達成し、最先端のアプローチを上回っている。
論文参考訳（メタデータ） (2024-03-04T09:16:12Z)
Efficient Algorithm Level Error Detection for Number-Theoretic Transform Assessed on FPGAs [2.156170153103442]
本稿ではNTT乗算におけるアルゴリズムレベルの故障検出手法を提案する。本研究は, 故障モデルのシミュレーションにより評価し, 結果が正確に反映されていることを確認した。従来のハードウェア実装と比較して、9%の領域増加と13%のレイテンシ増加で、同等のスループットを実現しています。
論文参考訳（メタデータ） (2024-03-02T14:05:56Z)
Stealing Maggie's Secrets -- On the Challenges of IP Theft Through FPGA Reverse Engineering [5.695727681053481]
iPhone 7の内部で発見されたLattice iCE40FPGAの実際のケーススタディを示す。マギーに実装された独自の信号処理アルゴリズムをリバースエンジニアリングすることで,FPGAのIP盗難に要する実際の作業について,新たな知見が得られる。次に、必要な手作業を大幅に削減する一般的なネットリストリバースエンジニアリング技術を紹介します。
論文参考訳（メタデータ） (2023-12-11T08:17:04Z)
ALBERTA: ALgorithm-Based Error Resilience in Transformer Architectures [5.502117675161604]
ビジョントランスフォーマーは、信頼性の高い安全クリティカルなアプリケーションにますますデプロイされている。過渡的ハードウェアエラーのような潜在的なエラーにもかかわらず、実行の正確性を保証することが不可欠である。アルゴリズムベースのレジリエンスフレームワークであるALBERTAを提案する。
論文参考訳（メタデータ） (2023-10-05T18:55:30Z)
Global Context Aggregation Network for Lightweight Saliency Detection of Surface Defects [70.48554424894728]
我々は,エンコーダ・デコーダ構造上の表面欠陥を簡易に検出するためのGCANet(Global Context Aggregation Network)を開発した。まず、軽量バックボーンの上部層に新しいトランスフォーマーエンコーダを導入し、DSA(Depth-wise Self-Attention)モジュールを通じてグローバルなコンテキスト情報をキャプチャする。 3つの公開欠陥データセットの実験結果から,提案したネットワークは,他の17の最先端手法と比較して,精度と実行効率のトレードオフを良好に達成できることが示された。
論文参考訳（メタデータ） (2023-09-22T06:19:11Z)
Deep Quantum Error Correction [73.54643419792453]
量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
論文参考訳（メタデータ） (2023-01-27T08:16:26Z)
Sparse and Imperceptible Adversarial Attack via a Homotopy Algorithm [93.80082636284922]
少数の敵対的攻撃は、数ピクセルを摂動するだけでディープ・ネットワーク(DNN)を騙すことができる。近年の取り組みは、他の等級のl_infty摂動と組み合わせている。本稿では,空間的・神経的摂動に対処するホモトピーアルゴリズムを提案する。
論文参考訳（メタデータ） (2021-06-10T20:11:36Z)
A fully pipelined FPGA accelerator for scale invariant feature transform keypoint descriptor matching, [0.0]
SIFTキーポイント記述子マッチングのための完全パイプラインハードウェアアクセラレータアーキテクチャを設計する。提案するハードウェアアーキテクチャは、完全にパイプライン化された実装に必要なメモリ帯域を適切に処理することができる。私たちのハードウェア実装は、同等のソフトウェアアプローチの15.7倍高速です。
論文参考訳（メタデータ） (2020-12-17T15:29:41Z)
Bayesian Optimization with Machine Learning Algorithms Towards Anomaly Detection [66.05992706105224]
本稿では,ベイズ最適化手法を用いた効果的な異常検出フレームワークを提案する。 ISCX 2012データセットを用いて検討したアルゴリズムの性能を評価する。実験結果から, 精度, 精度, 低コストアラームレート, リコールの観点から, 提案手法の有効性が示された。
論文参考訳（メタデータ） (2020-08-05T19:29:35Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。