Fugu-MT 論文翻訳(概要): HDLdebugger: Streamlining HDL debugging with Large Language Models

論文の概要: HDLdebugger: Streamlining HDL debugging with Large Language Models

arxiv url: http://arxiv.org/abs/2403.11671v1
Date: Mon, 18 Mar 2024 11:19:37 GMT
ステータス: 処理完了
システム内更新日: 2024-03-19 15:37:57.400037
Title: HDLdebugger: Streamlining HDL debugging with Large Language Models
Title（参考訳）: HDLデバッガ: 大規模言語モデルによるHDLデバッグの合理化
Authors: Xufeng Yao, Haoyang Li, Tsz Ho Chan, Wenyi Xiao, Mingxuan Yuan, Yu Huang, Lei Chen, Bei Yu,
Abstract要約: チップ設計の分野では、ハードウェア記述言語(HDL)が重要な役割を果たしている。大規模言語モデル(LLM)のソフトウェアコードの生成、完成、検査における強力な能力にもかかわらず、HDLデバッグの専門分野における利用は制限されている。本稿では, 逆エンジニアリング手法によるHDLデータ生成, 検索拡張生成のための検索エンジン, 検索拡張LDMファインチューニング手法によるHDLgerというフレームワークを提案する。 HDLgerはHuaweiから提供されたHDLコードデータセットで実施した実験により,HDLgerが13件の切断に優れていることが判明した。
参考スコア（独自算出の注目度）: 20.09481664579469
License: http://creativecommons.org/licenses/by-nc-sa/4.0/
Abstract: In the domain of chip design, Hardware Description Languages (HDLs) play a pivotal role. However, due to the complex syntax of HDLs and the limited availability of online resources, debugging HDL codes remains a difficult and time-intensive task, even for seasoned engineers. Consequently, there is a pressing need to develop automated HDL code debugging models, which can alleviate the burden on hardware engineers. Despite the strong capabilities of Large Language Models (LLMs) in generating, completing, and debugging software code, their utilization in the specialized field of HDL debugging has been limited and, to date, has not yielded satisfactory results. In this paper, we propose an LLM-assisted HDL debugging framework, namely HDLdebugger, which consists of HDL debugging data generation via a reverse engineering approach, a search engine for retrieval-augmented generation, and a retrieval-augmented LLM fine-tuning approach. Through the integration of these components, HDLdebugger can automate and streamline HDL debugging for chip design. Our comprehensive experiments, conducted on an HDL code dataset sourced from Huawei, reveal that HDLdebugger outperforms 13 cutting-edge LLM baselines, displaying exceptional effectiveness in HDL code debugging.
Abstract（参考訳）: チップ設計の分野では、ハードウェア記述言語(HDL)が重要な役割を果たしている。しかし、HDLの複雑な構文とオンラインリソースの不足のため、経験豊富なエンジニアでさえ、HDLコードのデバッグは困難で時間を要する作業である。したがって、ハードウェアエンジニアの負担を軽減するため、自動HDLコードデバッギングモデルを開発する必要がある。ソフトウェアコードの生成、完了、デバッグにおいて、LLM(Large Language Models)の強い能力にもかかわらず、HDLデバッグの専門分野における利用は制限されており、これまでは満足できる結果が得られていない。本稿では,逆エンジニアリングアプローチによるHDLデバッグデータ生成,検索拡張型生成のための検索エンジン,検索拡張型LLMファインチューニングアプローチによるHDLデバッグフレームワーク,すなわちHDLデバッガを提案する。これらのコンポーネントを統合することで、HDLデバッガはチップ設計のためのHDLデバッグを自動化し、合理化することができる。 HDLデバッガは,HuaweiをソースとしたHDLコードデータセットを用いた総合的な実験により,13の最先端LCMベースラインよりも優れた性能を示し,HDLコードのデバッグにおいて極めて優れた性能を示した。

関連論文リスト

Exploring Code Language Models for Automated HLS-based Hardware Generation: Benchmark, Infrastructure and Analysis [49.998130983414924]
LLM(Large Language Model)は、PythonやC++などのプログラミング言語に使用される。本稿では,LLMを利用してHLS(High-Level Synthesis)ベースのハードウェア設計を行う。
論文参考訳（メタデータ） (2025-02-19T17:53:59Z)
Enabling New HDLs with Agents [0.24578723416255746]
LLM(Large Language Models)ベースのエージェントは、プログラミング言語のランドスケープを変革している。本稿では,ハードウェア記述言語(HDL)におけるLLMの実現に向けた課題と解決策について検討する。さまざまなHDLに関する限られた知識を持つLLM向けに最適化されたAIエージェントであるHDLAgentが導入されている。
論文参考訳（メタデータ） (2024-12-31T20:37:20Z)
HiVeGen -- Hierarchical LLM-based Verilog Generation for Scalable Chip Design [55.54477725000291]
HiVeGenは階層的なVerilog生成フレームワークで、生成タスクを階層的なサブモジュールに分解する。自動設計空間探索(DSE)を階層対応のプロンプト生成に変換し、コードの再利用を強化するために重みに基づく検索を導入する。エラー補正コストを低減し、生成した設計の質を大幅に向上させる。
論文参考訳（メタデータ） (2024-12-06T19:37:53Z)
HDL-GPT: High-Quality HDL is All You Need [0.0]
本稿では,HDL-GPT(Hardware Description Language Generative Pre-trained Transformers)を提案する。 HDL-GPTは、オープンソースのHigh Definition Language(HDL)コードの膨大なリポジトリを活用して、高品質な大規模コードモデルのトレーニングを行う、新しいアプローチである。我々は,HDL回路の説明,コード生成,形式的およびシミュレーションテストベンチ生成,バグのトリアージ,修正といったタスクにおいて,現在のベンチマーク上でのSOTA HDLモデルに対して50%から200%の改善を示す。
論文参考訳（メタデータ） (2024-07-25T22:48:08Z)
Case2Code: Scalable Synthetic Data for Code Generation [105.89741089673575]
大規模言語モデル(LLM)は、コード生成において顕著なブレークスルーを示している。最近の研究は、いくつかの強力なLLMによって生成された合成データをトレーニングすることで、コードLLMを改善している。プログラムの表現性と正確性を利用したtextbfCase2Code タスクを提案する。
論文参考訳（メタデータ） (2024-07-17T11:35:00Z)
Classification-Based Automatic HDL Code Generation Using LLMs [9.630310313347657]
大規模言語モデル(LLM)は、デジタル回路用のハードウェア記述言語(HDL)コードを生成する能力を実証している。 LLMは幻覚の問題に悩まされ、誤ったHDLコードの生成や仕様の誤解につながる。我々は,LLMの幻覚を緩和し,HDLコード生成の性能を向上させるために,人間の専門性に着想を得た手法を提案する。
論文参考訳（メタデータ） (2024-07-04T09:00:13Z)
VHDL-Eval: A Framework for Evaluating Large Language Models in VHDL Code Generation [4.700008016247411]
本稿では,VHDLコード生成タスクの評価に特化して設計された包括的評価フレームワークを提案する。このデータセットは、Verilog評価問題の集合をVHDLに翻訳し、公開されているVHDL問題を集約することにより、合計202の問題を発生させる。生成したVHDL符号の機能的正当性を評価するために, 自己検証テストベンチのキュレートセットを利用する。
論文参考訳（メタデータ） (2024-06-06T00:06:50Z)
StepCoder: Improve Code Generation with Reinforcement Learning from Compiler Feedback [58.20547418182074]
2つの主要コンポーネントからなるコード生成の新しいフレームワークであるStepCoderを紹介します。 CCCSは、長いシーケンスのコード生成タスクをCurriculum of Code Completion Subtaskに分割することで、探索課題に対処する。 FGOは、未実行のコードセグメントをマスクすることでのみモデルを最適化し、Fine-Grained Optimizationを提供する。提案手法は,出力空間を探索し,対応するベンチマークにおいて最先端の手法より優れた性能を発揮する。
論文参考訳（メタデータ） (2024-02-02T13:14:31Z)
If LLM Is the Wizard, Then Code Is the Wand: A Survey on How Code Empowers Large Language Models to Serve as Intelligent Agents [81.60906807941188]
大型言語モデル(LLM)は、自然言語と形式言語(コード)の組み合わせに基づいて訓練されるコードは、標準構文、論理一貫性、抽象化、モジュール性を備えた高レベルの目標を実行可能なステップに変換する。
論文参考訳（メタデータ） (2024-01-01T16:51:20Z)
LLM-Pruner: On the Structural Pruning of Large Language Models [65.02607075556742]
大規模言語モデル(LLM)は、言語理解と生成において顕著な能力を示している。タスク非依存であり、元のトレーニングデータセットへの依存を最小限に抑えるという2つの制約の範囲内でLLMの圧縮に取り組む。 LLM-Prunerという名前のこの手法は、非臨界結合構造を選択的に除去する構造プルーニングを採用する。
論文参考訳（メタデータ） (2023-05-19T12:10:53Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。