Fugu-MT 論文翻訳(概要): Variability-Aware Approximate Circuit Synthesis via Genetic Optimization

論文の概要: Variability-Aware Approximate Circuit Synthesis via Genetic Optimization

arxiv url: http://arxiv.org/abs/2404.04258v1
Date: Sat, 23 Dec 2023 18:29:26 GMT
ステータス: 処理完了
システム内更新日: 2024-07-01 12:08:31.200605
Title: Variability-Aware Approximate Circuit Synthesis via Genetic Optimization
Title（参考訳）: 遺伝的最適化による可変性を考慮した近似回路合成
Authors: Konstantinos Balaskas, Florian Klemme, Georgios Zervakis, Kostas Siozios, Hussam Amrouch, Jörg Henkel,
Abstract要約: CMOSデバイスがナノメートルスケールで直面する大きな障壁の1つは、製造不完全性によるパラメータ変動の増加である。それまでの取り組みでは、動作周波数上の悲観的かつ性能劣化のタイミングガードバンドを強制していた。可変性を考慮した近似回路を生成するための回路に依存しない自動フレームワークを提案する。
参考スコア（独自算出の注目度）: 13.42152378784862
License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
Abstract: One of the major barriers that CMOS devices face at nanometer scale is increasing parameter variation due to manufacturing imperfections. Process variations severely inhibit the reliable operation of circuits, as the operational frequency at the nominal process corner is insufficient to suppress timing violations across the entire variability spectrum. To avoid variability-induced timing errors, previous efforts impose pessimistic and performance-degrading timing guardbands atop the operating frequency. In this work, we employ approximate computing principles and propose a circuit-agnostic automated framework for generating variability-aware approximate circuits that eliminate process-induced timing guardbands. Variability effects are accurately portrayed with the creation of variation-aware standard cell libraries, fully compatible with standard EDA tools. The underlying transistors are fully calibrated against industrial measurements from Intel 14nm FinFET in which both electrical characteristics of transistors and variability effects are accurately captured. In this work, we explore the design space of approximate variability-aware designs to automatically generate circuits of reduced variability and increased performance without the need for timing guardbands. Experimental results show that by introducing negligible functional error of merely $5.3\times 10^{-3}$, our variability-aware approximate circuits can be reliably operated under process variations without sacrificing the application performance.
Abstract（参考訳）: CMOSデバイスがナノメートルスケールで直面する大きな障壁の1つは、製造不完全性によるパラメータ変動の増加である。プロセスの変動は、名目プロセスコーナーでの動作周波数が不十分であり、変動スペクトル全体のタイミング違反を抑制するため、回路の信頼性の高い動作を著しく阻害する。変動によるタイミング誤差を回避するため、前回の取り組みでは、動作周波数上の悲観的かつ性能劣化するタイミングガードバンドを課した。本研究では、近似計算の原理を用いて、プロセスが引き起こすタイミングガードバンドを除去する可変性を考慮した近似回路を生成するための、回路に依存しない自動フレームワークを提案する。変数効果は、標準EDAツールと完全に互換性のある可変対応の標準セルライブラリを作成することで正確に表現される。基礎となるトランジスタは、トランジスタの電気的特性と可変性の影響の両方を正確に捉えたIntel 14nm FinFETの工業的測定と完全に調整されている。本研究では, 時間ガードバンドを必要とせず, 可変性を低減し, 性能を向上する回路を自動生成する, 近似可変設計の設計空間について検討する。実験結果から,単に5.3\times 10^{-3}$の負の関数誤差を導入することで,可変性を考慮した近似回路を,アプリケーション性能を犠牲にすることなく,プロセス変動下で確実に動作させることができることがわかった。

関連論文リスト

A time-to-digital converter with steady calibration through single-photon detection [0.0]
タイム・トゥ・デジタル・コンバータ(TDC)は幅広い分野、特に量子通信において重要なツールである。ここではFPGAベースで27psの残留ジッタを示すTDCの設計と実演について述べる。量子鍵分布(Quantum Key Distribution, QKD)の応用は、データ取得を止めたり、いかなる方法を使う必要もない単一光子検出の活用に基づく一意の校正法で議論される。
論文参考訳（メタデータ） (2024-06-03T13:03:59Z)
DOCTOR: Dynamic On-Chip Temporal Variation Remediation Toward Self-Corrected Photonic Tensor Accelerators [5.873308516576125]
フォトニックテンソル加速器は、非平行な速度とエネルギー効率を提供する。光学的ニューラル加速器の変動耐性を高めるために、オフチップノイズ認識トレーニングとオンチップトレーニングが提案されている。 DOCTORと呼ばれる軽量な動的オンチップ・フレームワークを提案し、時間的ドリフトノイズに対して適応的かつその場での精度回復を実現する。
論文参考訳（メタデータ） (2024-03-05T06:17:13Z)
Cal-DETR: Calibrated Detection Transformer [67.75361289429013]
本稿では,Deformable-DETR,UP-DETR,DINOのキャリブレーション検出トランス(Cal-DETR)のメカニズムを提案する。我々は、不確実性を利用してクラスロジットを変調する不確実性誘導ロジット変調機構を開発する。その結果、Cal-DETRは、ドメイン内およびドメイン外の両方を校正する競合する列車時間法に対して有効であることがわかった。
論文参考訳（メタデータ） (2023-11-06T22:13:10Z)
Improve Noise Tolerance of Robust Loss via Noise-Awareness [60.34670515595074]
本稿では,NARL-Adjuster(NARL-Adjuster for brevity)と呼ばれる,ハイパーパラメータ予測関数を適応的に学習するメタラーニング手法を提案する。 4つのSOTAロバストな損失関数を我々のアルゴリズムに統合し,提案手法の一般性および性能をノイズ耐性と性能の両面で検証した。
論文参考訳（メタデータ） (2023-01-18T04:54:58Z)
HEAT: Hardware-Efficient Automatic Tensor Decomposition for Transformer Compression [69.36555801766762]
本稿では,分解可能な指数空間を効率的に探索できるハードウェア対応テンソル分解フレームワークHEATを提案する。ハードウェア対応のBERT変異体は, エネルギー遅延を5.7倍に低減し, 精度が1.1%以下であることを示す。
論文参考訳（メタデータ） (2022-11-30T05:31:45Z)
GNN4REL: Graph Neural Networks for Predicting Circuit Reliability Degradation [7.650966670809372]
我々はグラフニューラルネットワーク(GNN)を用いて、プロセスの変動とデバイス老化が回路内の任意の経路の遅延に与える影響を正確に推定する。 GNN4RELは、工業用14nm計測データに対して校正されたFinFET技術モデルに基づいて訓練されている。我々は、平均絶対誤差を0.01ポイントまで下げて、全経路(特に数秒以内)の遅延劣化をうまく見積もった。
論文参考訳（メタデータ） (2022-08-04T20:09:12Z)
RobustAnalog: Fast Variation-Aware Analog Circuit Design Via Multi-task RL [19.71047877921737]
本稿では、最適化プロセスにおける変動情報を含む堅牢な回路設計フレームワークであるRobust Analogを紹介する。 Robust Analogは、必要な最適化時間を14～30倍に削減できることを示す。
論文参考訳（メタデータ） (2022-07-13T04:06:32Z)
Performance of teleportation-based error correction circuits for bosonic codes with noisy measurements [58.720142291102135]
テレポーテーションに基づく誤り訂正回路を用いて、回転対称符号の誤り訂正能力を解析する。マイクロ波光学における現在達成可能な測定効率により, ボソニック回転符号の破壊ポテンシャルは著しく低下することが判明した。
論文参考訳（メタデータ） (2021-08-02T16:12:13Z)
Non-Autoregressive Transformer ASR with CTC-Enhanced Decoder Input [54.82369261350497]
CTCモジュールの予測を精算することでターゲットシーケンスを生成するCTC拡張NARトランスを提案する。実験結果から,Aishell-1およびAishell-2データセットでは,Aishell-1およびAishell-2データセットの絶対CER劣化が0。
論文参考訳（メタデータ） (2020-10-28T15:00:09Z)
Efficient and robust certification of genuine multipartite entanglement in noisy quantum error correction circuits [58.720142291102135]
実効多部絡み(GME)認証のための条件付き目撃手法を導入する。線形な二分割数における絡み合いの検出は, 多数の測定値によって線形にスケールし, GMEの認証に十分であることを示す。本手法は, 距離3の位相的カラーコードとフラグベースの耐故障バージョンにおける安定化作用素の雑音可読化に適用する。
論文参考訳（メタデータ） (2020-10-06T18:00:07Z)
Intelligent Protection & Classification of Transients in Two-Core Symmetric Phase Angle Regulating Transformers [0.0]
内部断層は99.9%のバランス精度で検出され、故障ユニットは98.7%のバランス精度でローカライズされ、非デフォルトのトランジェントは99.5%のバランス精度で分類される。提案手法は、既存のマイクロプロセッサベースのディファレンシャルリレーの動作を監視でき、安定性と信頼性が向上する。
論文参考訳（メタデータ） (2020-06-17T13:42:58Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。