論文の概要: A Semi-Formal Verification Methodology for Efficient Configuration Coverage of Highly Configurable Digital Designs
- arxiv url: http://arxiv.org/abs/2405.01572v1
- Date: Sat, 20 Apr 2024 12:18:47 GMT
- ステータス: 処理完了
- システム内更新日: 2024-05-12 16:10:01.587112
- Title: A Semi-Formal Verification Methodology for Efficient Configuration Coverage of Highly Configurable Digital Designs
- Title（参考訳）: 高構成のディジタル設計における効率的な構成被覆のための半形式的検証手法
- Authors: Aman Kumar, Sebastian Simon,
- Abstract要約: System-on-Chips (SoC) の大半は開発サイクルを短縮するために知的財産(IP)を利用している。
膨大な数の可能性が、残酷な力によるアプローチを許さない。
本稿では,効率的な構成カバレッジを実現するための半形式的検証手法を提案する。
- 参考スコア（独自算出の注目度）: 2.655207969975261
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Nowadays, a majority of System-on-Chips (SoCs) make use of Intellectual Property (IP) in order to shorten development cycles. When such IPs are developed, one of the main focuses lies in the high configurability of the design. This flexibility on the design side introduces the challenge of covering a huge state space of IP configurations on the verification side to ensure the functional correctness under every possible parameter setting. The vast number of possibilities does not allow a brute-force approach, and therefore, only a selected number of settings based on typical and extreme assumptions are usually verified. Especially in automotive applications, which need to follow the ISO 26262 functional safety standard, the requirement of covering all significant variants needs to be fulfilled in any case. State-of-the-Art existing verification techniques such as simulation-based verification and formal verification have challenges such as time-space explosion and state-space explosion respectively and therefore, lack behind in verifying highly configurable digital designs efficiently. This paper is focused on a semi-formal verification methodology for efficient configuration coverage of highly configurable digital designs. The methodology focuses on reduced runtime based on simulative and formal methods that allow high configuration coverage. The paper also presents the results when the developed methodology was applied on a highly configurable microprocessor IP and discusses the gained benefits.
- Abstract（参考訳）: 今日では、システムオンチップ(SoC)の大多数が、開発サイクルを短縮するために知的財産(IP)を使用している。
このようなIPが開発されると、設計の高構成性に焦点が当てられる。
この設計側の柔軟性は、検証側のIP構成の巨大な状態空間をカバーし、可能なパラメータ設定の全ての機能的正しさを保証するという課題をもたらす。
可能性の多さはブルートフォースのアプローチを許さないため、典型的および極端な仮定に基づいて選択された少数の設定しか検証されない。
特に、ISO 26262機能安全基準に従う必要がある自動車アプリケーションでは、すべての重要な変種をカバーする要件は、いずれにせよ満たされる必要がある。
シミュレーションベースの検証や形式検証のような最先端の既存の検証技術には、それぞれ時間空間の爆発や状態空間の爆発といった課題があるため、高度に構成可能なディジタルデザインを効率的に検証することの欠如がある。
本稿では,高度に構成可能なディジタル設計を効率的に構成するための半形式的検証手法に着目する。
この方法論は、高い構成カバレッジを可能にするシミュレーティブおよびフォーマルなメソッドに基づいた、ランタイムの削減に焦点を当てている。
また,提案手法を高度に構成可能なマイクロプロセッサIPに適用し,そのメリットについて考察する。
関連論文リスト
- Promptable Anomaly Segmentation with SAM Through Self-Perception Tuning [63.55145330447408]
Segment Anything Model (SAM) は、その顕著な一般化能力により、異常セグメンテーションタスクにおいて大きな進歩を遂げている。
SAMを直接適用する既存のメソッドは、しばしばドメインシフトの問題を見落としている。
本稿では, SAMの異常セグメンテーションに対する知覚能力を高めることを目的とした, 自己パーセプティノンチューニング(SPT)手法を提案する。
論文 参考訳（メタデータ） (2024-11-26T08:33:25Z) - Adaptable Embeddings Network (AEN) [49.1574468325115]
我々はカーネル密度推定(KDE)を用いた新しいデュアルエンコーダアーキテクチャであるAdaptable Embeddings Networks (AEN)を紹介する。
AENは、再トレーニングせずに分類基準のランタイム適応を可能にし、非自己回帰的である。
アーキテクチャのプリプロセスとキャッシュ条件の埋め込み能力は、エッジコンピューティングアプリケーションやリアルタイム監視システムに最適である。
論文 参考訳（メタデータ） (2024-11-21T02:15:52Z) - Analogous Alignments: Digital "Formally" meets Analog [0.0]
本稿では,デジタルブロックとアナログブロックを組み合わせた混合信号知的特性(IP)の実用的形式検証に着目する。
Digital and Analog Mixed-Signal (AMS)設計は、本質的に異なるが、形式的な検証設定でシームレスに統合される。
論文 参考訳（メタデータ） (2024-09-23T13:38:31Z) - Efficient Stimuli Generation using Reinforcement Learning in Design Verification [2.9652396326501864]
Reinforcement Learning (RL) は、Reinforcement Learning (RL) の助けを借りて効率的な刺激を生成するために提案され、Design Under Verification (DUV) の最大コードカバレッジに到達する。
本稿では,Reinforcement Learning (RL) の助けを借りて効率的な刺激を生成する手法を提案する。
論文 参考訳（メタデータ） (2024-05-30T08:23:04Z) - Data-Driven Distributionally Robust Safety Verification Using Barrier Certificates and Conditional Mean Embeddings [0.24578723416255752]
問題を非現実的な仮定にシフトすることなく,スケーラブルな形式検証アルゴリズムを開発する。
問題を非現実的な仮定にシフトさせることなく,スケーラブルな形式検証アルゴリズムを開発するためには,バリア証明書の概念を用いる。
本稿では,2乗法最適化とガウス過程エンベロープを用いて効率よくプログラムを解く方法を示す。
論文 参考訳（メタデータ） (2024-03-15T17:32:02Z) - Near-optimal Policy Identification in Active Reinforcement Learning [84.27592560211909]
AE-LSVI はカーネル化された最小二乗値 RL (LSVI) アルゴリズムの新しい変種であり、楽観主義と悲観主義を組み合わせて活発な探索を行う。
AE-LSVIは初期状態に対するロバスト性が必要な場合、様々な環境で他のアルゴリズムよりも優れていることを示す。
論文 参考訳（メタデータ） (2022-12-19T14:46:57Z) - CPPF++: Uncertainty-Aware Sim2Real Object Pose Estimation by Vote Aggregation [67.12857074801731]
そこで本研究では,シミュレートからリアルなポーズ推定のための新しい手法であるCPPF++を提案する。
投票衝突による課題に対処するため,投票の不確実性をモデル化する新たなアプローチを提案する。
ノイズの多いペアフィルタリング、オンラインアライメント最適化、機能アンサンブルなど、いくつかの革新的なモジュールを組み込んでいます。
論文 参考訳（メタデータ） (2022-11-24T03:27:00Z) - Validation Diagnostics for SBI algorithms based on Normalizing Flows [55.41644538483948]
本研究は,NFに基づく多次元条件(後)密度推定器の検証診断を容易にすることを提案する。
また、局所的な一貫性の結果に基づいた理論的保証も提供する。
この作業は、より良い特定モデルの設計を支援したり、新しいSBIアルゴリズムの開発を促進するのに役立つだろう。
論文 参考訳（メタデータ） (2022-11-17T15:48:06Z) - Fingerprint recognition with embedded presentation attacks detection:
are we ready? [6.0168714922994075]
セキュリティアプリケーションのための指紋認証システムの拡散は,ソフトウェアベースのプレゼンテーション攻撃アルゴリズム(PAD)をそのようなシステムに組み込むことを急ぐ。
現在の研究では、指紋認証システムに組み込む際の有効性についてはあまり言及されていない。
本稿では,PADと検証段階を逐次実施する場合の2つの個別システムの受信者動作特性(ROC)の関係を確率論的にモデル化した性能シミュレータを提案する。
論文 参考訳（メタデータ） (2021-10-20T13:53:16Z) - Multi-objective Optimisation of Digital Circuits based on Cell Mapping
in an Industrial EDA Flow [0.2578242050187029]
この問題に対処するために,完全自動多目的EDAフローを導入している。
提案するMOEDAフレームワークを,65nmの商用標準セルライブラリを用いてISCAS-85およびEPFLベンチマーク回路に適用した。
論文 参考訳（メタデータ） (2021-05-21T15:29:58Z) - Offline Model-Based Optimization via Normalized Maximum Likelihood
Estimation [101.22379613810881]
データ駆動最適化の問題を検討し、一定の点セットでクエリのみを与えられた関数を最大化する必要がある。
この問題は、関数評価が複雑で高価なプロセスである多くの領域に現れる。
我々は,提案手法を高容量ニューラルネットワークモデルに拡張可能なトラクタブル近似を提案する。
論文 参考訳（メタデータ） (2021-02-16T06:04:27Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。