論文の概要: Understanding the Security Benefits and Overheads of Emerging Industry Solutions to DRAM Read Disturbance

• arxiv url: http://arxiv.org/abs/2406.19094v1
• Date: Thu, 27 Jun 2024 11:22:46 GMT
• ステータス: 処理完了
• システム内更新日: 2024-06-28 14:27:46.519736
• Title: Understanding the Security Benefits and Overheads of Emerging Industry Solutions to DRAM Read Disturbance
• Title（参考訳）: DRAM読み取り障害に対する新興産業ソリューションのセキュリティ上のメリットとオーバヘッドの理解
• Authors: Oğuzhan Canpolat, A. Giray Yağlıkçı, Geraldo F. Oliveira, Ataberk Olgun, Oğuz Ergin, Onur Mutlu,
• Abstract要約: JEDEC DDR5仕様の2024年4月のアップデートで記述されているPRAC(Per Row Activation Counting)緩和法。 バックオフ信号はDRAMチップからメモリコントローラに伝搬する。 RFMコマンドは定期的に発行され、RAMのオーバーヘッドは減少する。
• 参考スコア（独自算出の注目度）: 6.637143975465625
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: We present the first rigorous security, performance, energy, and cost analyses of the state-of-the-art on-DRAM-die read disturbance mitigation method, Per Row Activation Counting (PRAC), described in JEDEC DDR5 specification's April 2024 update. Unlike prior state-of-the-art that advises the memory controller to periodically issue refresh management (RFM) commands, which provides the DRAM chip with time to perform refreshes, PRAC introduces a new back-off signal. PRAC's back-off signal propagates from the DRAM chip to the memory controller and forces the memory controller to 1) stop serving requests and 2) issue RFM commands. As a result, RFM commands are issued when needed as opposed to periodically, reducing RFM's overheads. We analyze PRAC in four steps. First, we define an adversarial access pattern that represents the worst-case for PRAC's security. Second, we investigate PRAC's configurations and security implications. Our analyses show that PRAC can be configured for secure operation as long as no bitflip occurs before accessing a memory location 10 times. Third, we evaluate the performance impact of PRAC and compare it against prior works using Ramulator 2.0. Our analysis shows that while PRAC incurs less than 13.4% performance overhead for today's DRAM chips, its performance overheads can reach up to 63.2% for future DRAM chips that are more vulnerable to read disturbance bitflips. Fourth, we define an availability adversarial access pattern that exacerbates PRAC's performance overhead to perform a memory performance attack, demonstrating that such an adversarial pattern can hog up to 79% of DRAM throughput and degrade system throughput by up to 65%. We discuss PRAC's implications on future systems and foreshadow future research directions. To aid future research, we open-source our implementations and scripts at https://github.com/CMU-SAFARI/ramulator2.
• Abstract（参考訳）: JEDEC DDR5仕様の2024年4月のアップデートで記述された、最先端のDRAM-DRAMによる読み出し障害軽減手法であるPer Row Activation Counting (PRAC)の最初の厳密なセキュリティ、性能、エネルギー、コスト分析について述べる。 メモリコントローラに定期的にリフレッシュ管理(RFM)コマンドを発行するように助言する以前の最先端技術とは異なり、PRACは新しいバックオフ信号を導入した。 PRACのバックオフ信号はDRAMチップからメモリコントローラに伝播し、メモリコントローラを強制する。 1)申し込みを中止し、 2) RFM コマンドを発行する。 その結果、RAMコマンドは定期的にではなく必要に応じて発行され、RAMのオーバーヘッドが減少する。 PRACを4段階に分けて分析する。 まず、PRACのセキュリティの最悪のケースを表す逆アクセスパターンを定義する。 次に,PRACの構成とセキュリティへの影響について検討する。 解析の結果,メモリに10回アクセスする前にビットフリップが発生しない限り,PRACをセキュアな動作に設定できることがわかった。 第3に、PRACの性能への影響を評価し、Ramulator 2.0を用いた以前の作業と比較する。 我々の分析によると、PRACは現在のDRAMチップの性能オーバーヘッドを13.4%以下に抑えるが、将来のDRAMチップの性能オーバーヘッドは63.2%に達する。 第4に,PRACの性能オーバーヘッドを増大させメモリ性能攻撃を行うためのアベイラビリティ・アベイラビリティ・アベイラビリティ・アベイラビリティ・アベイラビリティ・アクセス・パターンを定義し,DRAMスループットの最大79%,システムスループットの最大65%の低下を実証する。 PRACの今後のシステムへの影響と今後の研究方向性について論じる。 将来の研究を支援するため、私たちはhttps://github.com/CMU-SAFARI/ramulator2で実装とスクリプトをオープンソース化しました。

関連論文リスト

• Palermo: Improving the Performance of Oblivious Memory using Protocol-Hardware Co-Design [13.353250150074066]
  ORAM(Oblivious RAM)はメモリアクセスパターンを隠蔽し、攻撃者が機密情報を発見できないようにしてデータのプライバシを高める。 ORAMの性能は、セキュリティと効率のトレードオフによって制限されることが多い。 本稿では,ORAMの性能向上のためのプロトコルとハードウェアの共同設計であるPalermoについて述べる。
  論文  参考訳（メタデータ） (2024-11-08T08:31:12Z)
• RAG-DDR: Optimizing Retrieval-Augmented Generation Using Differentiable Data Rewards [78.74923079748521]
  Retrieval-Augmented Generation (RAG) は、Large Language Models (LLMs) における幻覚を緩和する効果を証明している。 現在のアプローチでは、命令チューニングを使用してLLMを最適化し、検索した知識を活用する能力を改善している。 本稿では,異なるRAGモジュール間でデータ嗜好を整列させることでRAGシステムを訓練するDDR法を提案する。
  論文  参考訳（メタデータ） (2024-10-17T12:53:29Z)
• Enabling Efficient and Scalable DRAM Read Disturbance Mitigation via New Experimental Insights into Modern DRAM Chips [0.0]
  ストレージ密度は、システムレベルの攻撃によって悪用される回路レベルの脆弱性であるDRAM読み取り障害を悪化させる。 既存の防御は効果がないか、違法に高価である。 1)DRAMベースのシステムの保護は、技術スケーリングが読み取り障害の脆弱性を増大させるにつれてコストが高くなり、2)既存のソリューションの多くはDRAM内部の独自知識に依存している。
  論文  参考訳（メタデータ） (2024-08-27T13:12:03Z)
• vTensor: Flexible Virtual Tensor Management for Efficient LLM Serving [53.972175896814505]
  大規模言語モデル(LLM)は様々なドメインで広く使われ、数百万の日次要求を処理する。 大規模言語モデル(LLM)は様々なドメインで広く使われ、数百万の日次要求を処理する。
  論文  参考訳（メタデータ） (2024-07-22T14:37:58Z)
• Spatial Variation-Aware Read Disturbance Defenses: Experimental Analysis of Real DRAM Chips and Implications on Future Solutions [6.731882555515892]
  本報告では,読み出し障害の空間的変動の厳密な実DRAMチップ特性について述べる。 Sv"ardは、行レベルの読み取り障害プロファイルに基づいて、既存のソリューションの攻撃性を動的に適応する新しいメカニズムである。
  論文  参考訳（メタデータ） (2024-02-28T19:00:55Z)
• RelayAttention for Efficient Large Language Model Serving with Long System Prompts [59.50256661158862]
  本稿では,長いシステムプロンプトを含むLCMサービスの効率を向上させることを目的とする。 これらのシステムプロンプトの処理には、既存の因果注意アルゴリズムにおいて、大量のメモリアクセスが必要である。 本稿では,DRAMから入力トークンのバッチに対して,DRAMから隠れた状態を正確に1回読み取ることのできるアテンションアルゴリズムであるRelayAttentionを提案する。
  論文  参考訳（メタデータ） (2024-02-22T18:58:28Z)
• Learning to Rank Graph-based Application Objects on Heterogeneous Memories [0.0]
  本稿では,アプリケーションの性能に最も影響を与えるアプリケーションオブジェクトを識別し,特徴付ける手法について述べる。 予測モデルを用いてデータ配置を行うことで,ベースラインのアプローチと比較して,実行時間の劣化を12% (平均) および30% (最大) 削減することができる。
  論文  参考訳（メタデータ） (2022-11-04T00:20:31Z)
• Self-Managing DRAM: A Low-Cost Framework for Enabling Autonomous and Efficient in-DRAM Operations [7.663876942368506]
  本稿では,自律的なDRAM保守操作を可能にする,低コストなDRAMアーキテクチャであるSelf-Managing DRAM(SMD)を提案する。 SMDは、メモリコントローラからチップへのメンテナンス操作を制御する責任を負う。 DDRxインタフェースに新しいピンを追加することなく、低レイテンシで実装可能であることを示す。
  論文  参考訳（メタデータ） (2022-07-27T08:27:10Z)
• Recurrent Dynamic Embedding for Video Object Segmentation [54.52527157232795]
  一定サイズのメモリバンクを構築するためにRDE(Recurrent Dynamic Embedding)を提案する。 本稿では, SAM を長時間の動画でより堅牢にするため, トレーニング段階での無バイアス誘導損失を提案する。 また、メモリバンクの異なる品質のマスクの埋め込みをネットワークが修復できるように、新たな自己補正戦略を設計する。
  論文  参考訳（メタデータ） (2022-05-08T02:24:43Z)
• ROME: Robustifying Memory-Efficient NAS via Topology Disentanglement and Gradient Accumulation [106.04777600352743]
  微分可能なアーキテクチャサーチ(DARTS)は、スーパーネット全体がメモリに格納されているため、メモリコストが大幅に低下する。 シングルパスのDARTSが登場し、各ステップでシングルパスのサブモデルのみを選択する。 メモリフレンドリーだが、計算コストも低い。 RObustifying Memory-Efficient NAS (ROME) と呼ばれる新しいアルゴリズムを提案する。
  論文  参考訳（メタデータ） (2020-11-23T06:34:07Z)
• Adversarial EXEmples: A Survey and Experimental Evaluation of Practical Attacks on Machine Learning for Windows Malware Detection [67.53296659361598]
  EXEmplesは、比較的少ない入力バイトを摂動することで、機械学習に基づく検出をバイパスすることができる。 我々は、機械学習モデルに対する過去の攻撃を包含し、一般化するだけでなく、3つの新たな攻撃を含む統一フレームワークを開発する。 これらの攻撃はFull DOS、Extended、Shiftと呼ばれ、DOSヘッダをそれぞれ操作し、拡張し、第1セクションの内容を変更することで、敵のペイロードを注入する。
  論文  参考訳（メタデータ） (2020-08-17T07:16:57Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。