論文の概要: Efficient and Flexible Differet-Radix Montgomery Modular Multiplication for Hardware Implementation
- arxiv url: http://arxiv.org/abs/2407.12701v1
- Date: Wed, 17 Jul 2024 16:24:15 GMT
- ステータス: 処理完了
- システム内更新日: 2024-07-18 16:26:03.960171
- Title: Efficient and Flexible Differet-Radix Montgomery Modular Multiplication for Hardware Implementation
- Title（参考訳）: ハードウェア実装のための高効率かつフレキシブルなディフェレット型モンゴメリーモジュラ乗算法
- Authors: Yuxuan Zhang, Hua Guo, Chen Chen, Yewei Guan, Xiyong Zhang, Zhenyu Guan,
- Abstract要約: DRMMMと呼ばれる反復モンゴメリーモジュラー乗算の効率的な並列変乗法を提案し、複数の反復で商を計算できるようにする。
提案した変種に基づいて,高速な動作を実現するための高性能ハードウェア実装アーキテクチャを設計する。
- 参考スコア（独自算出の注目度）: 14.516310806294433
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Montgomery modular multiplication is widely-used in public key cryptosystems (PKC) and affects the efficiency of upper systems directly. However, modulus is getting larger due to the increasing demand of security, which results in a heavy computing cost. High-performance implementation of Montgomery modular multiplication is urgently required to ensure the highly-efficient operations in PKC. However, existing high-speed implementations still need a large amount redundant computing to simplify the intermediate result. Supports to the redundant representation is extremely limited on Montgomery modular multiplication. In this paper, we propose an efficient parallel variant of iterative Montgomery modular multiplication, called DRMMM, that allows the quotient can be computed in multiple iterations. In this variant, terms in intermediate result and the quotient in each iteration are computed in different radix such that computation of the quotient can be pipelined. Based on proposed variant, we also design high-performance hardware implementation architecture for faster operation. In the architecture, intermediate result in every iteration is denoted as three parts to free from redundant computations. Finally, to support FPGA-based systems, we design operators based on FPGA underlying architecture for better area-time performance. The result of implementation and experiment shows that our method reduces the output latency by 38.3\% than the fastest design on FPGA.
- Abstract（参考訳）: モンゴメリーのモジュラー乗算は公開鍵暗号システム(PKC)で広く使われ、上位システムの効率に直接影響を及ぼす。
しかし、セキュリティの需要が増し、計算コストが重くなるため、モジュラリティは増大している。
モンゴメリーモジュラー乗算の高性能な実装は、PKCの高効率な演算を保証するために緊急に必要である。
しかし、既存の高速実装では中間結果を単純化するために大量の冗長計算が必要である。
冗長表現のサポートは、モンゴメリーモジュラー乗法において極めて限定的である。
本稿では,DRMMMと呼ばれる反復モンゴメリーモジュラー乗法を並列に並列に並列に実行し,複数の反復で商を計算できるようにする手法を提案する。
この変種では、中間結果の項と各反復における商を異なる基数で計算し、商の計算をパイプライン化することができる。
提案した変種に基づいて,高速な動作を実現するための高性能ハードウェア実装アーキテクチャを設計する。
アーキテクチャでは、各イテレーションにおける中間結果は、冗長な計算から解放される3つの部分として表される。
最後に,FPGAベースのシステムをサポートするために,FPGA基盤アーキテクチャに基づく演算子を設計し,面積時間性能を向上する。
実装と実験の結果,FPGAの高速設計よりも出力遅延を38.3倍に削減できることがわかった。
関連論文リスト
- EPS-MoE: Expert Pipeline Scheduler for Cost-Efficient MoE Inference [49.94169109038806]
本稿では,新しいパイプラインスケジューラであるEPS-MoEを紹介する。
その結果,既存の並列推論手法に比べて,プリフィルスループットが平均21%向上していることが判明した。
論文 参考訳（メタデータ） (2024-10-16T05:17:49Z) - A High-Speed Hardware Algorithm for Modulus Operation and its Application in Prime Number Calculation [0.0]
提案アルゴリズムは加算演算,減算演算,論理演算,ビットシフト演算のみを用いる。
暗号化アプリケーションにおけるスケーラビリティの課題に対処する。
このアルゴリズムを50,000までの素数計算に適用すると、実用性と性能上の利点が示される。
論文 参考訳（メタデータ） (2024-07-17T13:24:52Z) - Fast, Scalable, Energy-Efficient Non-element-wise Matrix Multiplication on FPGA [10.630802853096462]
現代のニューラルネットワーク(NN)アーキテクチャは、膨大な数の乗算演算に依存している。
本稿ではFPGA上の高スループット,スケーラブル,エネルギー効率の非要素的行列乗算ユニットを提案する。
AMUを使用すると、FPGAベースの量子ニューラルネットワーク(QNN)アクセラレーターの最先端ソリューションよりも最大9倍高いスループットと112倍高いエネルギー効率が得られる。
論文 参考訳（メタデータ） (2024-07-02T15:28:10Z) - All-to-all reconfigurability with sparse and higher-order Ising machines [0.0]
オール・ツー・オールのネットワーク機能をエミュレートする多重アーキテクチャを導入する。
適応並列テンパリングアルゴリズムの実行は、競合するアルゴリズムと事前ファクターの利点を示す。
pビットIMのスケールされた磁気バージョンは、汎用最適化のための最先端技術よりも桁違いに改善される可能性がある。
論文 参考訳（メタデータ） (2023-11-21T20:27:02Z) - KyberMat: Efficient Accelerator for Matrix-Vector Polynomial Multiplication in CRYSTALS-Kyber Scheme via NTT and Polyphase Decomposition [20.592217626952507]
CRYSTAL-Kyber (Kyber) は、標準化プロセス中に選択された暗号鍵カプセル化機構 (KEM) の1つである。
本稿では,Kyberアーキテクチャのレイテンシとスループットの制約に対する最適化について述べる。
論文 参考訳（メタデータ） (2023-10-06T22:57:25Z) - An Efficient Algorithm for Clustered Multi-Task Compressive Sensing [60.70532293880842]
クラスタ化マルチタスク圧縮センシングは、複数の圧縮センシングタスクを解決する階層モデルである。
このモデルに対する既存の推論アルゴリズムは計算コストが高く、高次元ではうまくスケールしない。
本稿では,これらの共分散行列を明示的に計算する必要をなくし,モデル推論を大幅に高速化するアルゴリズムを提案する。
論文 参考訳（メタデータ） (2023-09-30T15:57:14Z) - Multiplierless Design of High-Speed Very Large Constant Multiplications [3.5382618288815495]
暗号アルゴリズムでは、変数に乗じるべき定数は、セキュリティ要件のために非常に大きい。
我々はLEIGERと呼ばれる電子設計自動化ツールを導入し、非常に大きな定数乗算の実現を自動的に生成する。
論文 参考訳（メタデータ） (2023-09-11T15:35:02Z) - INR-Arch: A Dataflow Architecture and Compiler for Arbitrary-Order
Gradient Computations in Implicit Neural Representation Processing [66.00729477511219]
計算グラフとして表される関数を考えると、従来のアーキテクチャはn階勾配を効率的に計算する上で困難に直面している。
InR-Archは,n階勾配の計算グラフをハードウェア最適化データフローアーキテクチャに変換するフレームワークである。
1.8-4.8x と 1.5-3.6x の高速化を CPU と GPU のベースラインと比較した結果を示す。
論文 参考訳（メタデータ） (2023-08-11T04:24:39Z) - High-performance symbolic-numerics via multiple dispatch [52.77024349608834]
Symbolics.jlは拡張可能なシンボルシステムで、動的多重ディスパッチを使用してドメインのニーズに応じて振る舞いを変更する。
実装に依存しないアクションでジェネリックapiを形式化することで、システムに最適化されたデータ構造を遡及的に追加できることを示します。
従来の用語書き換えシンプリファイアと電子グラフベースの用語書き換えシンプリファイアをスワップする機能を実証する。
論文 参考訳（メタデータ） (2021-05-09T14:22:43Z) - Iterative Algorithm Induced Deep-Unfolding Neural Networks: Precoding
Design for Multiuser MIMO Systems [59.804810122136345]
本稿では,AIIDNN(ディープ・アンフォールディング・ニューラルネット)を一般化した,ディープ・アンフォールディングのためのフレームワークを提案する。
古典的重み付き最小二乗誤差(WMMSE)反復アルゴリズムの構造に基づく効率的なIAIDNNを提案する。
提案したIAIDNNは,計算複雑性を低減した反復WMMSEアルゴリズムの性能を効率よく向上することを示す。
論文 参考訳（メタデータ） (2020-06-15T02:57:57Z) - Minimal Filtering Algorithms for Convolutional Neural Networks [82.24592140096622]
我々は,M=3,5,7,9,11の基本的なフィルタリング操作を実装するための完全並列ハードウェア指向アルゴリズムを開発した。
各ケースにおける提案アルゴリズムの完全な並列ハードウェア実装は、組込み乗算器の数を約30%削減する。
論文 参考訳（メタデータ） (2020-04-12T13:18:25Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。