論文の概要: Multiplierless Design of High-Speed Very Large Constant Multiplications

• arxiv url: http://arxiv.org/abs/2309.05550v2
• Date: Tue, 12 Sep 2023 06:30:00 GMT
• ステータス: 処理完了
• システム内更新日: 2024-03-19 06:53:05.890312
• Title: Multiplierless Design of High-Speed Very Large Constant Multiplications
• Title（参考訳）: 高速超大容量定数乗算のマルチプライアレス設計
• Authors: Levent Aksoy, Debapriya Basu Roy, Malik Imran, Samuel Pagliarini,
• Abstract要約: 暗号アルゴリズムでは、変数に乗じるべき定数は、セキュリティ要件のために非常に大きい。 我々はLEIGERと呼ばれる電子設計自動化ツールを導入し、非常に大きな定数乗算の実現を自動的に生成する。
• 参考スコア（独自算出の注目度）: 3.5382618288815495
• License: http://creativecommons.org/licenses/by/4.0/
• Abstract: In cryptographic algorithms, the constants to be multiplied by a variable can be very large due to security requirements. Thus, the hardware complexity of such algorithms heavily depends on the design architecture handling large constants. In this paper, we introduce an electronic design automation tool, called LEIGER, which can automatically generate the realizations of very large constant multiplications for low-complexity and high-speed applications, targeting the ASIC design platform. LEIGER can utilize the shift-adds architecture and use 3-input operations, i.e., carry-save adders (CSAs), where the number of CSAs is reduced using a prominent optimization algorithm. It can also generate constant multiplications under a hybrid design architecture, where 2-and 3-input operations are used at different stages. Moreover, it can describe constant multiplications under a design architecture using compressor trees. As a case study, high-speed Montgomery multiplication, which is a fundamental operation in cryptographic algorithms, is designed with its constant multiplication block realized under the proposed architectures. Experimental results indicate that LEIGER enables a designer to explore the trade-off between area and delay of the very large constant and Montgomery multiplications and leads to designs with area-delay product, latency, and energy consumption values significantly better than those obtained by a recently proposed algorithm.
• Abstract（参考訳）: 暗号アルゴリズムでは、変数に乗じるべき定数は、セキュリティ要件のために非常に大きい。 したがって、そのようなアルゴリズムのハードウェアの複雑さは、大きな定数を扱う設計アーキテクチャに大きく依存する。 本稿では,低複雑かつ高速なアプリケーションに対して,非常に大きな定数乗算を自動生成する,LEIGERという電子設計自動化ツールを提案する。 LEIGERはシフト加算アーキテクチャを利用して3入力演算、すなわちキャリーセーブ加算器(CSA)を使用することができる。 また、2と3のインプット演算を異なる段階で使用するハイブリッド設計アーキテクチャの下で、一定の乗算を生成することもできる。 さらに、圧縮機木を用いて設計アーキテクチャの下での定数乗法を記述することもできる。 ケーススタディとして、暗号アルゴリズムの基本演算である高速モンゴメリー乗算は、提案アーキテクチャで実現された定数乗算ブロックを用いて設計されている。 実験の結果, LEIGERにより設計者は, 非常に大きな定数とモンゴメリー乗算の遅延の領域間のトレードオフを探索することができ, エリア遅延積, 遅延, エネルギー消費値を持つ設計を最近提案したアルゴリズムよりも大幅に向上させることができることがわかった。

関連論文リスト

• AsCAN: Asymmetric Convolution-Attention Networks for Efficient Recognition and Generation [48.82264764771652]
  本稿では,畳み込みブロックと変圧器ブロックを組み合わせたハイブリッドアーキテクチャAsCANを紹介する。 AsCANは、認識、セグメンテーション、クラス条件画像生成など、さまざまなタスクをサポートしている。 次に、同じアーキテクチャをスケールして、大規模なテキスト・イメージタスクを解決し、最先端のパフォーマンスを示す。
  論文  参考訳（メタデータ） (2024-11-07T18:43:17Z)
• Efficient and Flexible Differet-Radix Montgomery Modular Multiplication for Hardware Implementation [14.516310806294433]
  DRMMMと呼ばれる反復モンゴメリーモジュラー乗算の効率的な並列変乗法を提案し、複数の反復で商を計算できるようにする。 提案した変種に基づいて,高速な動作を実現するための高性能ハードウェア実装アーキテクチャを設計する。
  論文  参考訳（メタデータ） (2024-07-17T16:24:15Z)
• All-to-all reconfigurability with sparse and higher-order Ising machines [0.0]
  オール・ツー・オールのネットワーク機能をエミュレートする多重アーキテクチャを導入する。 適応並列テンパリングアルゴリズムの実行は、競合するアルゴリズムと事前ファクターの利点を示す。 pビットIMのスケールされた磁気バージョンは、汎用最適化のための最先端技術よりも桁違いに改善される可能性がある。
  論文  参考訳（メタデータ） (2023-11-21T20:27:02Z)
• Efficient Controllable Multi-Task Architectures [85.76598445904374]
  本稿では,共有エンコーダとタスク固有デコーダからなるマルチタスクモデルを提案する。 我々のキーとなる考え方は、タスク固有のデコーダの容量を変化させ、計算コストの総和を制御し、タスクの重要度を制御することである。 これにより、与えられた予算に対してより強力なエンコーダを許可し、計算コストの制御を高め、高品質のスリム化サブアーキテクチャを提供することにより、全体的な精度を向上させる。
  論文  参考訳（メタデータ） (2023-08-22T19:09:56Z)
• TurboViT: Generating Fast Vision Transformers via Generative Architecture Search [74.24393546346974]
  近年、視覚変換器は様々な視覚認知タスクに対処する上で、前例のないレベルの性能を示している。 近年,効率的な視覚変換器の設計に関する研究が盛んに行われている。 本研究では,生成型アーキテクチャサーチによる高速ビジョントランスフォーマーアーキテクチャの設計について検討する。
  論文  参考訳（メタデータ） (2023-08-22T13:08:29Z)
• ReLU and Addition-based Gated RNN [1.484528358552186]
  従来のリカレントゲートの乗算とシグモイド関数を加算とReLUアクティベーションで置き換える。 このメカニズムは、シーケンス処理のための長期メモリを維持するために設計されているが、計算コストは削減されている。
  論文  参考訳（メタデータ） (2023-08-10T15:18:16Z)
• FormerTime: Hierarchical Multi-Scale Representations for Multivariate Time Series Classification [53.55504611255664]
  formerTimeは、多変量時系列分類タスクの分類能力を改善する階層的表現モデルである。 1)時系列データから階層的なマルチスケール表現を学習し、(2)トランスフォーマーと畳み込みネットワークの強さを継承し、(3)自己維持メカニズムによって引き起こされる効率の課題に取り組む。
  論文  参考訳（メタデータ） (2023-02-20T07:46:14Z)
• Towards Accurate and Compact Architectures via Neural Architecture Transformer [95.4514639013144]
  計算コストを増すことなくパフォーマンスを向上させるために、アーキテクチャ内の操作を最適化する必要がある。 我々は最適化問題をマルコフ決定プロセス(MDP)にキャストするニューラルアーキテクチャ変換器(NAT)法を提案している。 NAT++(Neural Architecture Transformer++)メソッドを提案し、アーキテクチャ最適化のパフォーマンスを改善するために、候補遷移のセットをさらに拡大する。
  論文  参考訳（メタデータ） (2021-02-20T09:38:10Z)
• PolyDL: Polyhedral Optimizations for Creation of High Performance DL primitives [55.79741270235602]
  本稿では,Deep Learningプリミティブの高性能実装を自動的に生成するコンパイラアルゴリズムを提案する。 我々は多面体モデルを用いた新しいデータ再利用分析アルゴリズムを開発した。 また、このようなハイブリッドコンパイラとライブラリ使用の最小限のアプローチが、最先端のパフォーマンスをもたらすことを示す。
  論文  参考訳（メタデータ） (2020-06-02T06:44:09Z)
• Near-Optimal Hardware Design for Convolutional Neural Networks [0.0]
  本研究では,畳み込みニューラルネットワークのための新しい,特殊目的,高効率ハードウェアアーキテクチャを提案する。 提案アーキテクチャは,モデルの計算フローと同じ構造を持つ計算回路を設計することにより,乗算器の利用を最大化する。 提案するハードウェアアーキテクチャに基づく実装が,商用AI製品に適用されている。
  論文  参考訳（メタデータ） (2020-02-06T09:15:03Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。