論文の概要: A Quantum Approximate Optimization Algorithm-based Decoder Architecture for NextG Wireless Channel Codes
- arxiv url: http://arxiv.org/abs/2408.11726v1
- Date: Wed, 21 Aug 2024 15:53:09 GMT
- ステータス: 処理完了
- システム内更新日: 2024-08-22 16:28:00.773358
- Title: A Quantum Approximate Optimization Algorithm-based Decoder Architecture for NextG Wireless Channel Codes
- Title（参考訳）: 量子近似最適化アルゴリズムによるNextG無線チャネル符号のデコーダアーキテクチャ
- Authors: Srikar Kasi, James Sud, Kyle Jamieson, Gokul Subramanian Ravi,
- Abstract要約: FEC(Forward Error Correction)は、ノイズや干渉があるにもかかわらず、無線ネットワークにおける信頼性の高いデータフローを提供する。
FEC処理は、その計算力に富んだ復号プロセスのために、無線ネットワークのリソースのかなりの部分を必要とする。
我々は、人気のあるNextG無線低密度パリティチェック(LDPC)と極符号を対象とした、QAOAベースのFECデコーダであるFDeQを提案する。
FDeQは、FEC符号ブロック長の低い最先端の古典的復号器と同等のエラー性能で復号化を成功させる。
- 参考スコア（独自算出の注目度）: 6.52154420965995
- License: http://arxiv.org/licenses/nonexclusive-distrib/1.0/
- Abstract: Forward Error Correction (FEC) provides reliable data flow in wireless networks despite the presence of noise and interference. However, its processing demands significant fraction of a wireless network's resources, due to its computationally-expensive decoding process. This forces network designers to compromise between performance and implementation complexity. In this paper, we investigate a novel processing architecture for FEC decoding, one based on the quantum approximate optimization algorithm (QAOA), to evaluate the potential of this emerging quantum compute approach in resolving the decoding performance-complexity tradeoff. We present FDeQ, a QAOA-based FEC Decoder design targeting the popular NextG wireless Low Density Parity Check (LDPC) and Polar codes. To accelerate QAOA-based decoding towards practical utility, FDeQ exploits temporal similarity among the FEC decoding tasks. This similarity is enabled by the fixed structure of a particular FEC code, which is independent of any time-varying wireless channel noise, ambient interference, and even the payload data. We evaluate FDeQ at a variety of system parameter settings in both ideal (noiseless) and noisy QAOA simulations, and show that FDeQ achieves successful decoding with error performance at par with state-of-the-art classical decoders at low FEC code block lengths. Furthermore, we present a holistic resource estimation analysis, projecting quantitative targets for future quantum devices in terms of the required qubit count and gate duration, for the application of FDeQ in practical wireless networks, highlighting scenarios where FDeQ may outperform state-of-the-art classical FEC decoders.
- Abstract（参考訳）: FEC(Forward Error Correction)は、ノイズや干渉があるにもかかわらず、無線ネットワークにおける信頼性の高いデータフローを提供する。
しかし、その処理は、計算に精通した復号処理のため、無線ネットワークのリソースのかなりの部分を必要とする。
これにより、ネットワーク設計者はパフォーマンスと実装の複雑さを妥協せざるを得ない。
本稿では、量子近似最適化アルゴリズム(QAOA)に基づくFECデコードのための新しい処理アーキテクチャについて検討し、デコード性能・複雑さのトレードオフを解決するための量子コンピューティング手法の可能性を評価する。
我々は、人気のあるNextG無線低密度パリティチェック(LDPC)と極符号を対象とした、QAOAベースのFECデコーダであるFDeQを提案する。
QAOAベースのデコーディングを実用性に向けて加速するために、FDeQはFECデコーディングタスク間の時間的類似性を利用する。
この類似性は、時間変化のある無線チャネルノイズ、周囲の干渉、ペイロードデータにも依存しない特定のFEC符号の固定構造によって実現される。
我々はFDeQを,理想的(ノイズのない)およびノイズの多いQAOAシミュレーションの両方で様々なシステムパラメータ設定で評価し,FEC符号ブロック長の最先端の古典復号器と同等の誤差性能で復号することを示す。
さらに、FDeQが最先端の古典的FECデコーダより優れるシナリオを強調し、実用無線ネットワークにおけるFDeQの適用のために、必要なキュービット数とゲート時間の観点から将来の量子デバイスに対する定量的な目標を予測する総合的なリソース推定分析を提案する。
関連論文リスト
- Near-optimal decoding algorithm for color codes using Population Annealing [44.99833362998488]
回復操作を高い確率で行うデコーダを実装した。
異なる雑音モデルの下で4.8.8色符号格子上でのデコーダ性能について検討する。
論文 参考訳（メタデータ） (2024-05-06T18:17:42Z) - Error correction of parity-encoding-based annealing through post-readout
decoding [0.0]
我々はモンテカルロシミュレーションを通して、この冗長符号化がパリティ符号化方式の不効率性と計算コストの問題を解決するために利用されることを示した。
本研究は,QAを短期量子技術で実現するためのパリティ符号化方式の可能性を明らかにするものである。
論文 参考訳（メタデータ） (2024-02-13T22:55:58Z) - Simultaneous Discovery of Quantum Error Correction Codes and Encoders with a Noise-Aware Reinforcement Learning Agent [0.0]
本研究は,QECコード発見における強化学習の能力を大幅に拡張するものである。
本稿では,所定のゲートセットに対して,QEC符号と符号化回路の両方を自動的に検出するRLエージェントを訓練する。
本稿では,様々なノイズモデルのための符号化戦略を同時に生成することを学ぶ,ノイズ対応メタエージェントの概念を紹介する。
論文 参考訳（メタデータ） (2023-11-08T15:19:16Z) - Check-Agnosia based Post-Processor for Message-Passing Decoding of Quantum LDPC Codes [3.4602940992970908]
ハードウェアフレンドリーな方向性を持つ新しい後処理アルゴリズムを導入し、最先端技術と競合する誤り訂正性能を提供する。
FPGA基板上では,1マイクロ秒に近いレイテンシ値が得られることを示すとともに,ASIC実装においてより低いレイテンシ値が得られることを示す。
論文 参考訳（メタデータ） (2023-10-23T14:51:22Z) - Coding for the Gaussian Channel in the Finite Blocklength Regime Using a
CNN-Autoencoder [13.276758337527038]
低レイテンシ通信をサポートするには短いコードが必要だが、フレームエラー確率(FEP)の消滅には長いコードが必要である。
本稿では,畳み込みニューラルネットワークオートエンコーダ(CNN-AE)の理論的最大到達率へのアプローチの可能性について検討する。
数値計算の結果,CNN-AEはベンチマーク・スキームを上回り,理論上の最大値に近づいた。
論文 参考訳（メタデータ） (2023-05-25T19:13:31Z) - The END: An Equivariant Neural Decoder for Quantum Error Correction [73.4384623973809]
データ効率のよいニューラルデコーダを導入し、この問題の対称性を活用する。
本稿では,従来のニューラルデコーダに比べて精度の高い新しい同変アーキテクチャを提案する。
論文 参考訳（メタデータ） (2023-04-14T19:46:39Z) - Modular decoding: parallelizable real-time decoding for quantum
computers [55.41644538483948]
リアルタイム量子計算は、ノイズの多い量子ハードウェアによって生成されたデータのストリームから論理的な結果を取り出すことができる復号アルゴリズムを必要とする。
本稿では,デコーディングの精度を犠牲にすることなく,最小限の追加通信でこの問題に対処できるモジュールデコーディングを提案する。
本稿では,格子探索型耐故障ブロックのモジュールデコーディングの具体例であるエッジ頂点分解について紹介する。
論文 参考訳（メタデータ） (2023-03-08T19:26:10Z) - Deep Quantum Error Correction [73.54643419792453]
量子誤り訂正符号(QECC)は、量子コンピューティングのポテンシャルを実現するための鍵となる要素である。
本研究では,新しいエンペンド・ツー・エンドの量子誤りデコーダを効率的に訓練する。
提案手法は,最先端の精度を実現することにより,QECCのニューラルデコーダのパワーを実証する。
論文 参考訳（メタデータ） (2023-01-27T08:16:26Z) - Model-based Deep Learning Receiver Design for Rate-Splitting Multiple
Access [65.21117658030235]
本研究では,モデルベース深層学習(MBDL)に基づく実用的なRSMA受信機の設計を提案する。
MBDL受信機は、符号なしシンボル誤り率(SER)、リンクレベルシミュレーション(LLS)によるスループット性能、平均トレーニングオーバーヘッドの観点から評価される。
その結果,MBDLはCSIRが不完全なSIC受信機よりも優れていた。
論文 参考訳（メタデータ） (2022-05-02T12:23:55Z) - Improved decoding of circuit noise and fragile boundaries of tailored
surface codes [61.411482146110984]
高速かつ高精度なデコーダを導入し、幅広い種類の量子誤り訂正符号で使用することができる。
我々のデコーダは、信仰マッチングと信念フィンドと呼ばれ、すべてのノイズ情報を活用し、QECの高精度なデモを解き放つ。
このデコーダは, 標準の正方形曲面符号に対して, 整形曲面符号において, より高いしきい値と低い量子ビットオーバーヘッドをもたらすことがわかった。
論文 参考訳（メタデータ） (2022-03-09T18:48:54Z) - Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。
問題の大きさと問題グラフの次数で指数関数的に増大する。
これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
論文 参考訳（メタデータ） (2022-01-06T21:02:30Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。