論文の概要: Resource-efficient context-aware dynamical decoupling embedding for arbitrary large-scale quantum algorithms
- arxiv url: http://arxiv.org/abs/2409.05962v1
- Date: Mon, 9 Sep 2024 18:01:33 GMT
- ステータス: 処理完了
- システム内更新日: 2024-09-11 21:59:49.831473
- Title: Resource-efficient context-aware dynamical decoupling embedding for arbitrary large-scale quantum algorithms
- Title（参考訳）: 任意の大規模量子アルゴリズムのための資源効率を考慮した動的デカップリング埋め込み
- Authors: Paul Coote, Roman Dimov, Smarak Maity, Gavin S. Hartnett, Michael J. Biercuk, Yuval Baum,
- Abstract要約: GraphDDは、動的デカップリング(DD)を実行可能な量子アルゴリズムに効率よく埋め込む方法である。
我々は,GraphDDが回路全体にわたって準静的な単一量子ビットのデフォーカスとクロストークのアイドリングエラーの両方に焦点を合わせていることを実証した。
我々は、127量子ビットのIBMデバイス上で、回路レベルのエラー抑制を実現するためのGraphDDの能力を検証する。
- 参考スコア（独自算出の注目度）: 0.0
- License: http://creativecommons.org/licenses/by/4.0/
- Abstract: We introduce and implement GraphDD: an efficient method for real-time, circuit-specific, optimal embedding of dynamical decoupling (DD) into executable quantum algorithms. We demonstrate that for an arbitrary quantum circuit, GraphDD exactly refocuses both quasi-static single-qubit dephasing and crosstalk idling errors over the entire circuit, while using a minimal number of additional single-qubit gates embedded into idle periods. The method relies on a graph representation of the embedding problem, where the optimal decoupling sequence can be efficiently calculated using an algebraic computation that scales linearly with the number of idles. This allows optimal DD to be embedded during circuit compilation, without any calibration overhead, additional circuit execution, or numerical optimization. The method is generic and applicable to any arbitrary circuit; in compiler runtime the specific pulse-sequence solutions are tailored to the individual circuit, and consider a range of contextual information on circuit structure and device connectivity. We verify the ability of GraphDD to deliver enhanced circuit-level error suppression on 127-qubit IBM devices, showing that the optimal circuit-specific DD embedding resulting from GraphDD provides orders of magnitude improvements to measured circuit fidelities compared with standard embedding approaches available in Qiskit.
- Abstract（参考訳）: 本稿では,動的デカップリング(DD)を実行可能量子アルゴリズムにリアルタイム,回路固有,最適に組み込むための効率的な方法であるGraphDDを紹介し実装する。
任意の量子回路に対して、GraphDDは、アイドル周期に埋め込まれた最小限の単一量子ビットゲートを使用しながら、準静的な1量子ビットのデフォーカスとクロストークのアイドリングエラーの両方を回路全体に正確に再焦点することを示した。
この方法は埋め込み問題のグラフ表現に依存しており、アイドル数と線形にスケールする代数計算を用いて最適な疎結合列を効率的に計算することができる。
これにより、キャリブレーションのオーバーヘッド、追加の回路実行、数値最適化なしに、回路コンパイル中に最適なDDを埋め込むことができる。
コンパイラのランタイムでは、特定のパルスシーケンスソリューションは個々の回路に合わせて調整され、回路構造やデバイス接続に関するコンテキスト情報の範囲を考慮する。
我々は,127量子ビットのIBMデバイス上で,GraphDDの回路レベルのエラー抑制機能を検証するとともに,GraphDDから得られる最適回路固有のDD埋め込みが,Qiskitで利用可能な標準埋め込み手法と比較して,測定回路の精度を大幅に向上することを示した。
関連論文リスト
- Coqa: Blazing Fast Compiler Optimizations for QAOA [3.165516590671437]
我々は,異なる種類の量子ハードウェアに適したQAOA回路のコンパイルを最適化するために,Coqaを提案する。
平均的なゲート数の30%削減と,ベンチマーク全体のコンパイル時間の39倍の高速化を実現しています。
論文 参考訳（メタデータ） (2024-08-15T18:12:04Z) - On the Constant Depth Implementation of Pauli Exponentials [49.48516314472825]
任意の指数を$mathcalO(n)$ ancillae と 2体 XX と ZZ の相互作用を用いて一定深さの回路に分解する。
クビットリサイクルの恩恵を受ける回路の書き直し規則を導入し,本手法の正しさを実証する。
論文 参考訳（メタデータ） (2024-08-15T17:09:08Z) - Multi-qubit Lattice Surgery Scheduling [3.7126786554865774]
量子回路は、唯一の非クリフォード多ビットゲートの列に変換できる。
本研究では, トランスパイレーションにより, テストした回路の回路長が大幅に減少することを示す。
結果として生じるマルチキュービットゲート回路は、シリアル実行よりも期待される回路実行時間を短縮する。
論文 参考訳（メタデータ） (2024-05-27T22:41:41Z) - CktGNN: Circuit Graph Neural Network for Electronic Design Automation [67.29634073660239]
本稿では,回路トポロジ生成とデバイスサイズを同時に行う回路グラフニューラルネットワーク(CktGNN)を提案する。
オープンサーキットベンチマーク(OCB: Open Circuit Benchmark)は、オープンソースのデータセットで、10ドル(約10万円)の異なるオペレーショナルアンプを含む。
我々の研究は、アナログ回路のための学習ベースのオープンソース設計自動化への道を開いた。
論文 参考訳（メタデータ） (2023-08-31T02:20:25Z) - Compiling Quantum Circuits for Dynamically Field-Programmable Neutral Atoms Array Processors [5.012570785656963]
動的にフィールドプログラマブルな量子ビットアレイ(DPQA)が量子情報処理のための有望なプラットフォームとして登場した。
本稿では,複数の配列を含むDPQAアーキテクチャについて考察する。
DPQAをベースとしたコンパイル回路では,グリッド固定アーキテクチャに比べてスケーリングオーバヘッドが小さくなることを示す。
論文 参考訳（メタデータ） (2023-06-06T08:13:10Z) - An Accelerated Doubly Stochastic Gradient Method with Faster Explicit
Model Identification [97.28167655721766]
本稿では、分散正規化損失最小化問題に対する2倍加速勾配降下法(ADSGD)を提案する。
まず、ADSGDが線形収束率を達成でき、全体的な計算複雑性を低減できることを示す。
論文 参考訳（メタデータ） (2022-08-11T22:27:22Z) - Scaling Quantum Approximate Optimization on Near-term Hardware [49.94954584453379]
我々は、様々なレベルの接続性を持つハードウェアアーキテクチャのための最適化回路により、期待されるリソース要求のスケーリングを定量化する。
問題の大きさと問題グラフの次数で指数関数的に増大する。
これらの問題は、ハードウェア接続性の向上や、より少ない回路層で高い性能を達成するQAOAの変更によって緩和される可能性がある。
論文 参考訳（メタデータ） (2022-01-06T21:02:30Z) - Unfolding Projection-free SDP Relaxation of Binary Graph Classifier via
GDPA Linearization [59.87663954467815]
アルゴリズムの展開は、モデルベースのアルゴリズムの各イテレーションをニューラルネットワーク層として実装することにより、解釈可能で類似のニューラルネットワークアーキテクチャを生成する。
本稿では、Gershgorin disc perfect alignment (GDPA)と呼ばれる最近の線形代数定理を利用して、二進グラフの半定値プログラミング緩和(SDR)のためのプロジェクションフリーアルゴリズムをアンロールする。
実験結果から,我々の未学習ネットワークは純粋モデルベースグラフ分類器よりも優れ,純粋データ駆動ネットワークに匹敵する性能を示したが,パラメータははるかに少なかった。
論文 参考訳（メタデータ） (2021-09-10T07:01:15Z) - Optimal qubit assignment and routing via integer programming [0.22940141855172028]
論理量子回路を2ビット接続に制限のあるハードウェアにマッピングする問題を考察する。
我々はこの問題を2変数のネットワークフロー定式化を用いて整数線形プログラムとしてモデル化する。
本稿では,回路の忠実度,全深度,クロストークの尺度などのコスト関数について考察する。
論文 参考訳（メタデータ） (2021-06-11T15:02:26Z) - Adaptive pruning-based optimization of parameterized quantum circuits [62.997667081978825]
Variisyハイブリッド量子古典アルゴリズムは、ノイズ中間量子デバイスの使用を最大化する強力なツールである。
我々は、変分量子アルゴリズムで使用されるそのようなアンサーゼを「効率的な回路訓練」(PECT)と呼ぶ戦略を提案する。
すべてのアンサッツパラメータを一度に最適化する代わりに、PECTは一連の変分アルゴリズムを起動する。
論文 参考訳（メタデータ） (2020-10-01T18:14:11Z) - Improved quantum circuits for elliptic curve discrete logarithms [6.058525641792685]
楕円曲線スカラー乗算のための改良された量子回路を提案する。
可逆整数やモジュラ演算などの低レベル成分を最適化する。
Q#量子プログラミング言語における点加算の完全な実装を提供する。
論文 参考訳（メタデータ） (2020-01-27T04:08:49Z)
関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。
指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。