論文の概要: An Efficient Multicast Addressing Encoding Scheme for Multi-Core Neuromorphic Processors

• arxiv url: http://arxiv.org/abs/2411.11545v1
• Date: Mon, 18 Nov 2024 13:04:38 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-11-19 14:34:12.257401
• Title: An Efficient Multicast Addressing Encoding Scheme for Multi-Core Neuromorphic Processors
• Title（参考訳）: マルチコアニューロモルフィックプロセッサのための効率的なマルチキャストアドレス符号化方式
• Authors: Zhe Su, Aron Bencsik, Giacomo Indiveri, Davide Bertozzi,
• Abstract要約: エネルギー効率のよいローカルコンピューティングとスケーラブルなモジュラーアーキテクチャにより、マルチコアのニューロモルフィックプロセッサはますます重要になりつつある。 同数のルーティングビットに対して、最先端のシンボルベースのスキームのアドレッシング能力を拡大する階層的ビット文字列符号化方式を提案する。 実際のニューロモルフィックタスクで作業を行う場合、この階層的なビット列符号化は、面積コストを約29%削減し、エネルギー消費を約50%削減する。
• 参考スコア（独自算出の注目度）: 4.251655740279756
• License:
• Abstract: Multi-core neuromorphic processors are becoming increasingly significant due to their energy-efficient local computing and scalable modular architecture, particularly for event-based processing applications. However, minimizing the cost of inter-core communication, which accounts for the majority of energy usage, remains a challenging issue. Beyond optimizing circuit design at lower abstraction levels, an efficient multicast addressing scheme is crucial. We propose a hierarchical bit string encoding scheme that largely expands the addressing capability of state-of-the-art symbol-based schemes for the same number of routing bits. When put at work with a real neuromorphic task, this hierarchical bit string encoding achieves a reduction in area cost by approximately 29% and decreases energy consumption by about 50%.
• Abstract（参考訳）: マルチコアのニューロモルフィックプロセッサは、特にイベントベースの処理アプリケーションにおいて、エネルギー効率のよいローカルコンピューティングとスケーラブルなモジュラーアーキテクチャのために、ますます重要になりつつある。 しかし、エネルギー利用の大部分を占める中核間通信のコストを最小化することは、依然として困難な問題である。 低抽象化レベルでの回路設計の最適化以外にも、効率的なマルチキャストアドレッシング方式が不可欠である。 我々は、同じ数のルーティングビットに対して、最先端のシンボルベースのスキームのアドレッシング能力を大幅に拡張する階層的なビット文字列符号化方式を提案する。 実際のニューロモルフィックタスクで作業を行う場合、この階層的なビット列符号化は、面積コストを約29%削減し、エネルギー消費を約50%削減する。

関連論文リスト

• Accelerating Error Correction Code Transformers [56.75773430667148]
  本稿では,トランスを用いたデコーダの高速化手法を提案する。 最新のハードウェアでは、90%の圧縮比を実現し、算術演算エネルギー消費を少なくとも224倍削減する。
  論文  参考訳（メタデータ） (2024-10-08T11:07:55Z)
• Core interface optimization for multi-core neuromorphic processors [5.391889175209394]
  スパイキングニューラルネットワーク(SNN)は、低消費電力と低レイテンシを必要とするアプリケーションのエッジコンピューティングに対する有望なアプローチである。 大規模かつスケーラブルなSNNを実現するためには,効率的な非同期通信およびルーティングファブリックを開発する必要がある。
  論文  参考訳（メタデータ） (2023-08-08T10:00:14Z)
• A Novel Implementation Methodology for Error Correction Codes on a Neuromorphic Architecture [0.8021197489470758]
  本稿では,ニューロモルフィックアーキテクチャ上にデコーダアルゴリズムのハード・決定クラスをマッピングする手法を提案する。 本稿では,Xilinx Zynq ZCU102 MPSoC上でエミュレートされたTrueNorthにインスパイアされたアーキテクチャ上でのGalager Bデコーディングアルゴリズムの実装について述べる。
  論文  参考訳（メタデータ） (2023-06-06T20:49:10Z)
• Reducing Runtime Overhead via Use-Based Migration in Neutral Atom Quantum Architectures [0.0]
  我々は、失われた計算空間の有害な影響に対処する戦略を開発する。 アーキテクチャを別々のセクションに分割し、失われた原子のない各セクションで回路を実行する。 これらの手法により、30量子ビット回路の総実行時間が50%削減される。
  論文  参考訳（メタデータ） (2022-11-28T20:24:17Z)
• An Adaptive Device-Edge Co-Inference Framework Based on Soft Actor-Critic [72.35307086274912]
  高次元パラメータモデルと大規模数学的計算は、特にIoT(Internet of Things)デバイスにおける実行効率を制限する。 本稿では,ソフトポリシーの繰り返しによるエフェキシット点,エフェキシット点,エンフェキシット点を生成する離散的(SAC-d)のための新しい深層強化学習(DRL)-ソフトアクタ批判法を提案する。 レイテンシと精度を意識した報酬設計に基づいて、そのような計算は動的無線チャンネルや任意の処理のような複雑な環境によく適応でき、5G URLをサポートすることができる。
  論文  参考訳（メタデータ） (2022-01-09T09:31:50Z)
• Quantized Neural Networks via {-1, +1} Encoding Decomposition and Acceleration [83.84684675841167]
  本稿では,量子化されたニューラルネットワーク(QNN)をマルチブランチバイナリネットワークに分解するために,-1,+1を用いた新しい符号化方式を提案する。 本稿では,大規模画像分類,オブジェクト検出,セマンティックセグメンテーションにおける提案手法の有効性を検証する。
  論文  参考訳（メタデータ） (2021-06-18T03:11:15Z)
• Learning Frequency-aware Dynamic Network for Efficient Super-Resolution [56.98668484450857]
  本稿では、離散コサイン変換(dct)領域の係数に応じて入力を複数の部分に分割する新しい周波数認識動的ネットワークについて検討する。 実際、高周波部は高価な操作で処理され、低周波部は計算負荷を軽減するために安価な操作が割り当てられる。 ベンチマークSISRモデルおよびデータセット上での実験は、周波数認識動的ネットワークが様々なSISRニューラルネットワークに使用できることを示している。
  論文  参考訳（メタデータ） (2021-03-15T12:54:26Z)
• Ps and Qs: Quantization-aware pruning for efficient low latency neural network inference [56.24109486973292]
  超低遅延アプリケーションのためのニューラルネットワークのトレーニング中の分級と量子化の相互作用を研究します。 量子化アウェアプルーニングは,タスクのプルーニングや量子化のみよりも計算効率のよいモデルであることが判明した。
  論文  参考訳（メタデータ） (2021-02-22T19:00:05Z)
• Space-efficient binary optimization for variational computing [68.8204255655161]
  本研究では,トラベリングセールスマン問題に必要なキュービット数を大幅に削減できることを示す。 また、量子ビット効率と回路深さ効率のモデルを円滑に補間する符号化方式を提案する。
  論文  参考訳（メタデータ） (2020-09-15T18:17:27Z)
• Dataflow Aware Mapping of Convolutional Neural Networks Onto Many-Core Platforms With Network-on-Chip Interconnect [0.0764671395172401]
  マシンインテリジェンス、特に畳み込みニューラルネットワーク(CNN)は、ここ数年で大きな研究領域となっている。 複数の同質なコアで構成される多コアプラットフォームは、データフローマッピングの労力の増大を犠牲にして、物理実装に関する制限を緩和することができる。 この作業は、最小限のランタイムと最小限のオフチップメモリアクセスに対して、最適化目標の異なるシングルコアレベルから始まる自動マッピング戦略を示す。 この戦略は、適切なマルチコアマッピング方式に拡張され、ネットワークオンチップ相互接続によるスケーラブルなシステムレベルシミュレーションを用いて評価される。
  論文  参考訳（メタデータ） (2020-06-18T17:13:18Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。