論文の概要: LSQCA: Resource-Efficient Load/Store Architecture for Limited-Scale Fault-Tolerant Quantum Computing

• arxiv url: http://arxiv.org/abs/2412.20486v1
• Date: Sun, 29 Dec 2024 14:58:23 GMT
• ステータス: 翻訳完了
• システム内更新日: 2024-12-31 16:04:32.749596
• Title: LSQCA: Resource-Efficient Load/Store Architecture for Limited-Scale Fault-Tolerant Quantum Computing
• Title（参考訳）: LSQCA: 限られたスケールのフォールトトレラント量子コンピューティングのためのリソース効率の良い負荷/構造アーキテクチャ
• Authors: Takumi Kobori, Yasunari Suzuki, Yosuke Ueno, Teruo Tanimoto, Synge Todo, Yuuki Tokunaga,
• Abstract要約: 約100%のメモリ密度を達成できる新しいフロアプラン戦略に基づくFTQCアーキテクチャを提案する。 私たちのアーキテクチャの背景にある考え方は、すべてのメモリ領域を、計算レジスタ(CR)と呼ばれる小さな計算空間と、Scan-Access Memory(SAM)と呼ばれる空間効率のよいメモリ空間に分けることである。
• 参考スコア（独自算出の注目度）: 0.4486093197820338
• License:
• Abstract: Current fault-tolerant quantum computer (FTQC) architectures utilize several encoding techniques to enable reliable logical operations with restricted qubit connectivity. However, such logical operations demand additional memory overhead to ensure fault tolerance. Since the main obstacle to practical quantum computing is the limited qubit count, our primary mission is to design floorplans that can reduce memory overhead without compromising computational capability. Despite extensive efforts to explore FTQC architectures, even the current state-of-the-art floorplan strategy devotes 50% of memory space to this overhead, not to data storage, to ensure unit-time random access to all logical qubits. In this paper, we propose an FTQC architecture based on a novel floorplan strategy, Load/Store Quantum Computer Architecture (LSQCA), which can achieve almost 100% memory density. The idea behind our architecture is to separate all memory regions into small computational space called Computational Registers (CR) and space-efficient memory space called Scan-Access Memory (SAM). We define an instruction set for these abstract structures and provide concrete designs named point-SAM and line-SAM architectures. With this design, we can improve the memory density by allowing variable-latency memory access while concealing the latency with other bottlenecks. We also propose optimization techniques to exploit properties of quantum programs observed in our static analysis, such as access locality in memory reference timestamps. Our numerical results indicate that LSQCA successfully leverages this idea. In a resource-restricted situation, a specific benchmark shows that we can achieve about 90% memory density with 5% increase in the execution time compared to a conventional floorplan, which achieves at most 50% memory density for unit-time random access. Our design ensures broad quantum applicability.
• Abstract（参考訳）: 現在のフォールトトレラント量子コンピュータ(FTQC)アーキテクチャは、いくつかの符号化技術を利用して、制限された量子ビット接続で信頼性の高い論理演算を可能にする。 しかし、そのような論理演算は、フォールトトレランスを保証するためにメモリオーバーヘッドを増やす必要がある。 実用的な量子コンピューティングの主な障害は、量子ビット数に制限があるため、計算能力を損なうことなく、メモリオーバーヘッドを低減できるフロアプランを設計することである。 FTQCアーキテクチャを探究する大規模な努力にもかかわらず、現在の最先端のフロアプラン戦略でさえ、すべての論理量子ビットへの単位時間ランダムアクセスを保証するために、データストレージではなく、このオーバーヘッドにメモリスペースの50%を割いている。 本稿では,新しいフロアプラン戦略であるLoad/Store Quantum Computer Architecture (LSQCA)に基づくFTQCアーキテクチャを提案する。 私たちのアーキテクチャの背景にある考え方は、すべてのメモリ領域を、計算レジスタ(CR)と呼ばれる小さな計算空間と、Scan-Access Memory(SAM)と呼ばれる空間効率のよいメモリ空間に分けることです。 これらの抽象構造に対する命令セットを定義し、ポイントSAMおよびラインSAMアーキテクチャと呼ばれる具体的な設計を提供する。 この設計により、他のボトルネックに遅延を隠蔽しながら、可変遅延メモリアクセスを可能にすることにより、メモリ密度を向上させることができる。 また、メモリ参照タイムスタンプのアクセス局所性など、静的解析で観測された量子プログラムの特性を利用するための最適化手法を提案する。 LSQCAがこのアイデアをうまく活用していることを示す数値的な結果を得た。 資源制限状況下では,従来のフロアプランに比べて実行時間が5%増加し,約90%のメモリ密度を達成でき,単位時間ランダムアクセスにおいて最大50%のメモリ密度を達成できることを示す。 我々の設計は幅広い量子応用性を保証する。

関連論文リスト

• CHIME: Energy-Efficient STT-RAM-based Concurrent Hierarchical In-Memory Processing [1.5566524830295307]
  本稿では、新しいPiC/PiMアーキテクチャ、Concurrent Hierarchical In-Memory Processing(CHIME)を紹介する。 CHIMEは、メモリ階層の複数のレベルにわたる不均一な計算ユニットを戦略的に組み込む。 実験の結果、最先端のビット線コンピューティングアプローチと比較して、CHIMEは57.95%と78.23%の大幅なスピードアップと省エネを実現していることがわかった。
  論文  参考訳（メタデータ） (2024-07-29T01:17:54Z)
• B'MOJO: Hybrid State Space Realizations of Foundation Models with Eidetic and Fading Memory [91.81390121042192]
  我々はB'MOJOと呼ばれるモデル群を開発し、構成可能なモジュール内で理想的メモリと暗黙的メモリをシームレスに結合する。 B'MOJOのイデオティックメモリとフェードメモリを変調する能力は、32Kトークンまでテストされた長いシーケンスの推論をより良くする。
  論文  参考訳（メタデータ） (2024-07-08T18:41:01Z)
• Efficient and accurate neural field reconstruction using resistive memory [52.68088466453264]
  デジタルコンピュータにおける従来の信号再構成手法は、ソフトウェアとハードウェアの両方の課題に直面している。 本稿では,スパース入力からの信号再構成のためのソフトウェア・ハードウェア協調最適化を用いた体系的アプローチを提案する。 この研究は、AI駆動の信号復元技術を進歩させ、将来の効率的で堅牢な医療AIと3Dビジョンアプリケーションへの道を開く。
  論文  参考訳（メタデータ） (2024-04-15T09:33:09Z)
• SMOF: Streaming Modern CNNs on FPGAs with Smart Off-Chip Eviction [6.800641017055453]
  本稿では,計算パイプラインに沿ったオフチップメモリに重み付けとアクティベーション消去機構を導入する。 提案機構は既存のツールフローに組み込まれ,オフチップメモリをバッファとして利用することで設計空間を拡大する。 SMOFは、競争力があり、場合によっては、コンピュータビジョンタスクの範囲で最先端のパフォーマンスを提供する能力を示した。
  論文  参考訳（メタデータ） (2024-03-27T18:12:24Z)
• Shuttling for Scalable Trapped-Ion Quantum Computers [2.8956730787977083]
  トラップイオン量子コンピュータの効率的なシャットリングスケジュールを提案する。 提案手法は、最小限の時間ステップでシャットリングスケジュールを生成する。 提案されたアプローチの実装は、オープンソースのミュンヘン量子ツールキットの一部として公開されている。
  論文  参考訳（メタデータ） (2024-02-21T19:00:04Z)
• NumS: Scalable Array Programming for the Cloud [82.827921577004]
  タスクベース分散システム上でNumPyのような表現を最適化する配列プログラミングライブラリであるNumSを提案する。 これはLoad Simulated Hierarchical Scheduling (LSHS)と呼ばれる新しいスケジューラによって実現される。 LSHSは、ネットワーク負荷を2倍減らし、メモリを4倍減らし、ロジスティック回帰問題において実行時間を10倍減らし、Rayの性能を向上させる。
  論文  参考訳（メタデータ） (2022-06-28T20:13:40Z)
• Memory Planning for Deep Neural Networks [0.0]
  推論中のDNNのメモリ割り当てパターンについて検討する。 このようなtexttmutex競合による遅延は、ユーザ向けサービスにおいて望ましくないボトルネックを生み出します。 PyTorchディープラーニングフレームワークにおける textttMemoMalloc の実装について述べる。
  論文  参考訳（メタデータ） (2022-02-23T05:28:18Z)
• Logical blocks for fault-tolerant topological quantum computation [55.41644538483948]
  本稿では,プラットフォームに依存しない論理ゲート定義の必要性から,普遍的なフォールトトレラント論理の枠組みを提案する。 資源オーバーヘッドを改善するユニバーサル論理の新しいスキームについて検討する。 境界のない計算に好適な論理誤差率を動機として,新しい計算手法を提案する。
  論文  参考訳（メタデータ） (2021-12-22T19:00:03Z)
• Neural Network Compression for Noisy Storage Devices [71.4102472611862]
  従来、モデル圧縮と物理ストレージは分離される。 このアプローチでは、ストレージは圧縮されたモデルの各ビットを等しく扱い、各ビットに同じ量のリソースを割り当てるように強制される。 i) 各メモリセルの容量を最大化するためにアナログメモリを使用し, (ii) モデル圧縮と物理ストレージを共同で最適化し, メモリの有用性を最大化する。
  論文  参考訳（メタデータ） (2021-02-15T18:19:07Z)
• Time-Sliced Quantum Circuit Partitioning for Modular Architectures [67.85032071273537]
  現在の量子コンピュータの設計はスケールしない。 小さなプロトタイプを超えてスケールするために、量子アーキテクチャーは、密に連結された量子ビットとクラスタ間のスパーサ接続のクラスタによるモジュラーアプローチを採用する可能性が高い。 このクラスタリングと静的に知られた量子プログラムの制御フローを利用して、量子回路を一度に一度にモジュラ物理マシンにマップするトラクタブルパーティショニングを生成する。
  論文  参考訳（メタデータ） (2020-05-25T17:58:44Z)
• In-memory Implementation of On-chip Trainable and Scalable ANN for AI/ML Applications [0.0]
  本稿では,人工知能(AI)と機械学習(ML)アプリケーションを実現するための,ANNのためのインメモリコンピューティングアーキテクチャを提案する。 我々の新しいオンチップトレーニングとインメモリアーキテクチャは、プリチャージサイクル当たりの配列の複数行を同時にアクセスすることで、エネルギーコストを削減し、スループットを向上させる。 提案したアーキテクチャはIRISデータセットでトレーニングされ、以前の分類器と比較してMAC当たりのエネルギー効率が4,6倍に向上した。
  論文  参考訳（メタデータ） (2020-05-19T15:36:39Z)

関連論文リストは本サイト内にある論文のタイトル・アブストラクトから自動的に作成しています。

指定された論文の情報です。
本サイトの運営者は本サイト（すべての情報・翻訳含む）の品質を保証せず、本サイト（すべての情報・翻訳含む）を使用して発生したあらゆる結果について一切の責任を負いません。